tst_bench_top.rar - I2C控制总线的测试平台testbench，用于验证I2C主机冲击交互的正确性,2015-10-15 09:21:22,下载1次
i2c_slave_model.rar - I2C控制总线的从机模型，用于验证I2C设计是否实现了功能描述,2015-10-15 09:20:06,下载3次
i2c_master_byte_ctrl.rar - I2C控制总线按照Byte写，用verilog实现的主机写功能,2015-10-15 09:18:36,下载3次
i2c_master_bit_ctrl.rar - I2C控制总线主机，按照bit写设计的verilog代码，由于选项中没有verilog这项，因此选择VHDL,2015-10-15 09:17:10,下载1次
i2c_master_top.rar - I2C控制总线的顶层描述verilog代码，选项中没有verilog语言，故选择VHDL,2015-10-15 09:14:53,下载3次