fenpin.zip - 用verilog语言设计了一个分频器,晶振频率为50MHz,2017-11-14 11:39:01,下载5次
jishi.zip - 用verilog语言设计了一个万年历,包括闰年判断,仿真正确,2017-11-14 11:36:50,下载6次
clock.zip - 用verilog语言设计了一个数字钟,可以在板子上运行成功,2017-11-14 11:33:10,下载4次
mul8.zip - 用verilog设计了一个两个8位二进制数的乘法器,2017-11-14 11:30:37,下载8次
vote.zip - 设计一个100人投票器,超过70人算通过,用verilog语言设计,2017-11-14 11:27:59,下载3次