联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
木头心儿
发消息
关注(
0
)
dds vhdl
FPGA verilog
比例导引法
积分
:266
上传文件
:2
下载次数
:22
注册日期
:2017-12-09 08:20:12
上传列表
:
8_uart_test.zip
- 串口通信,基于Quartus的用Verilog实现串口通信,2017-12-09 10:09:50,下载7次
6_key_test.zip
- 键盘按键,基于Quartus的用Verilog实现键盘扫描,2017-12-09 08:26:52,下载1次
近期下载
:
收藏
: