上传列表：

MIPSTOP.zip - misp顶层文件，verilog实现misp架构，并且支持modelsim仿真,2019-08-08 15:48:23,下载1次
MIPS_LANG.zip - verilog实现misp架构，并且支持modelsim仿真,2019-08-08 15:47:22,下载1次
digital_clock.zip - 数字钟通过verilog实现，并且支持Modelsim仿真，通过实验验证,2019-08-08 15:41:36,下载1次
all clock.zip - 数字钟通过verilog实现，并且支持Modelsim仿真,2019-08-08 15:37:12,下载1次
HDB3modelsim.zip - HDB3编码通过verilog实现，通过modelsim仿真,2019-08-08 15:24:57,下载2次

近期下载：

sm4_Verilog.zip - sm4 VERILOG 代码实现及其在无线网络3G中的应用
sm4算法.rar - verilog实现的SM4算法源码，初学者可以借鉴，在xilinx和Quartus上都可运行使用！

收藏：