mb1-shangke.rar - 有源晶振频率：50MHZ
2. 测试计时范围：00’00”00 ~ 59’59”99，显示的最长时间为59分59 秒
3. 数字秒表的计时精度是10ms
4. 显示工作方式：
a、用八位数码管显示读数
b、用两个按钮开关（一个按钮使秒表复位，另 一个按钮控制秒表的启动/暂停）,2018-06-28 14:52:51,下载2次
jiaotongdeng_fuza.rar - 本文基于FPGA技术的发展和Quartus II开发平台，实现路口交通灯控制器是一种解决方案。使用Verilog HDL硬件描述语言来描述语言程序的分频器模块，控制模块，数据解析模块，显示译码模块和段选位选模块，五个模块，并通过各个模块程序之间的端口合理连接和协调，成功设计出交通信号灯控制电路。在Quartus II环境下模拟，生成顶层文件下载后，在FPGA
EP2C5Q208器件进行验证。,2018-06-28 14:49:54,下载9次
digital_piano.rar - 通过设定自动演奏音乐。原理是通过改变输出的占空比，来生成不同音域，组成一首美丽的音乐。,2018-06-28 14:47:37,下载0次
Clock.rar - 本设计实现了一种基于FPGA的数字时钟设计，应用Verilog硬件描述语言进行数字电路设计，采用自顶向下的方法将电路系统逐层分解细化，设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。,2018-06-28 14:40:25,下载4次
lift.rar - 当上升状态时，只响应比当前位置高的楼层。
当下降状态时，只响应比当前位置低的楼层。
上升和下降执行时，由上至下或由下至上依次执行。
初始态在一层关闭态
控制系统和信号相对应，并依此执行。
执行之后回到1楼。
错误状态锁定在当前状态，解除后回到1楼
有超载检测和超载响铃功能,2018-06-28 14:38:11,下载0次