联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
xyy98
发消息
关注(
0
)
modelsim
verilog
积分
:238
上传文件
:1
下载次数
:2
注册日期
:2020-05-12 22:44:43
上传列表
:
adder.rar
- 2位全加器的多种实现方法,有门级电路、组合电路、输入输出模型,2020-05-12 22:53:54,下载0次
近期下载
:
evmc6678l.zip
- TI 8核DSP TMS320C6678的gel文件 包含个硬件模块的初始化和测试功能
Single-port-RAM-.zip
- 单口RAM带CLR信号的verilog程序。很详细的.
收藏
: