用户大文伟联合开发网

Pudn.com > 用户

大文伟

发消息关注(0)

积分：240
上传文件：1
下载次数：1
注册日期：2020-05-13 10:11:11

上传列表：

基本计算器.zip - 在QuartusⅡ上用VHDL书写实现基本计算器功能，如数码管的静态显示模块，计算模块等等,2020-05-13 10:45:12,下载1次

近期下载：

FPGA-design-digital-lock-in-amplifie.zip - 基于FPGA的数字锁相放大器的设计与研究,平时整理的一些资料，希望可以通过

收藏：