联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
逢舟
发消息
关注(
0
)
verilog hdl
频率计设计
adc
积分
:240
上传文件
:1
下载次数
:0
注册日期
:2020-05-23 16:43:28
上传列表
:
plj.zip
- 利用FPGA设计的简易数字频率计。有门控、计数器、七段码、动态扫描、八选一、38译码器、分频器、锁存器、频率显示等模块,2020-05-23 16:53:10,下载0次
近期下载
:
收藏
: