上传列表：

SrcHDB3_Xi.rar - Verilog编写，用Xilinx Basys2开发板实现，产生NRZ 24位一帧信号然后生成的HDB3码。,2020-11-01 18:03:08,下载0次
SrcFs_Xi.rar - Verilog编写，在Xilinx Basys2开发板实现，以板载外设生成NRZ 24位一帧NRZ信号，然后做帧同步提取和保护。,2020-11-01 17:45:08,下载0次
篮球24秒.rar - 数字电路本科经典实验--篮球24秒倒计时--74192计数器，multisim仿真电路,2020-11-01 17:33:58,下载1次
ProteusPLDdemo.rar - 用ABEL语言编写的BCD7段译码器电路，生成的.jed文件注入Proteus中AMD PAL芯片模型，由Proteus的BCD7seg_TB工程证明可正确运行，为在Proteus中使用小规模自编程逻辑芯片仿真提供参考。,2020-11-01 17:23:32,下载0次
F401RE_Uart.rar - Proteus以及Nucleo 401开发板均可以执行的，USART2与上位机串口通信实验。 解决了Proteus中STM32F4系列仿真串口波特率问题。 内含替代标准printf的m_putchar、m_putstr以及两个m_printf函数代码。,2020-11-01 17:12:34,下载1次

近期下载：

paper5.zip - 基于FPGA实现根升余弦滤波器的研究.pdf,一篇很好的介绍滤波器的文章
HalfbandDec.zip - 基于FPGA开发的11阶半带升余弦FIR滤波器，用在阅读器基带滤波时的抽取滤波器使用，采用verilog语言实现。
QPSKsource.zip - 用于产生QPSK调制信号的程序。有噪声，并经成型滤波器滤波，很实用
波形发生器.zip - 1，使用quartus,生成.mif文件，然后导入正弦波数据 2.利用LPM功能定制一个8bit数据宽度，128字节深度的ROM;利用MATLAB和FPGA实现基于ROM的正弦波发生器.

收藏：