锁存器0.zip - verilog语言实现锁存器，可在quartusII运行,2021-03-16 15:51:45,下载0次
时钟信号.zip - verilog语言实现时钟信号，可在quartusII运行,2021-03-16 15:50:52,下载0次
触发器.zip - verilog语言实现D触发器，可在vivado运行,2021-03-16 15:47:09,下载0次
实验工程.zip - 可以通过本实验工程熟悉FPGA的开发过程，附件有文档资料。,2021-03-16 15:41:58,下载0次
项目开发实验二_FPGA开发环境与基本设计流程.zip - 可以通过本项目熟悉FPGA的开发过程，有文档资料。,2021-03-16 15:39:25,下载0次