联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
5582811
发消息
关注(
0
)
俄罗斯方块
数字时钟
systemverilog
牛顿迭代法
fpga ram
vivado
virtex5
简历模板
xilinx v5
毕业答辩ppt
word 模板
奇偶排序
Verilog程序
Python游戏
极化码
matlab R2016a
fpga频率计
MATLAB使用教程
DC综合
c语言贪吃蛇
积分
:160
上传文件
:4
下载次数
:0
注册日期
:2017-07-18 16:58:00
上传列表
:
综合与Design_Compiler.zip
- DC综合入门书籍,很基础的IC后端综合教程。,2019-06-20 09:07:35,下载2次
Verilog俄罗斯方块.zip
- 本设计是verilog设计的俄罗斯方块,含有所有的源代码。,2018-07-30 20:58:10,下载1次
典型实例19 VGA接口的设计与实现.zip
- 本设计是verilog设计的VGA接口。。。。,2018-07-30 16:06:50,下载1次
digitial_clk.rar
- 使用Verilog写时分秒数字时钟,实现基本的时钟计时功能。,2017-12-03 09:44:56,下载2次
近期下载
:
SystemVerilog参考手册.rar
- 一个很好的systemVerilog参考手册,初学者必备。
UVM实战(卷1)源代码UVM1.1应用指南及源代码分析.rar
- UVM1.1应用指南及源代码分析_20111211版
IEEE-Std-1800-2012-SystemVerilog.rar
- IEEE Std 1800-2012 SystemVerilog - Unified Hardware Design, Specification, and Verification Language
systemverilog.rar
- system verilog编程
Writing-testbenches-using-SystemVerilog.pdf.tar.g
- systemverilog testing
SystemVerilog.rar
- Systemverilog 的中文资料 比较简单
582251 UVM实战(卷Ⅰ).rar
- uvm 实战 pdf版本,张强,pdf,uvm学习
puvm.tar.gz
- UVM实战随书源代码;方便学习使用;包含了CH0~CH8的所有源代码;可以直接编译通过;
doctor_commencement.rar
- 博士毕业答辩PPT,毕业答辩前最好看一下
收藏
: