liuliu212

积分:65
上传文件:1
下载次数:5
注册日期:2017-07-20 11:28:11

上传列表
DSP28335-485收发程序配置.rar - DSP28335 485通信配置,采用FIFO缓冲,通过中断实现收发,2017-07-20 11:50:52,下载68次

近期下载
DDR2-verilog.zip - ddr2的Verilog代码,包括时序控制,数据读取,利用verilog编写的ddr2控制器,在spartan6板子上得以验证,成功实现了FPGA与DDR2的通信。

收藏