msgop

积分:109
上传文件:5
下载次数:147
注册日期:2017-07-21 16:29:17

上传列表
JPEG标准(中文版).zip - JPEG标准协议中文版本,研究JPEG编解码必备资料。,2017-10-20 10:38:54,下载27次
ITU-T.83-JPEG-标准协议.pdf.zip - JPEG标准协议官方版本,研究JPEG编解码必备资料。,2017-10-20 10:36:51,下载8次
H264标准文档.zip - h264标准文档,英文版的,研究视频编解码算法必备资料。,2017-10-20 10:32:18,下载9次
ITU标准H.264(中文版).pdf.zip - 国际电信联盟发布的h264建议书,中文版本,值得一看。,2017-10-20 10:28:16,下载13次
新一代视频压缩编码标准H.264.pdf.zip - 新一代视频压缩编码标准h264 毕厚杰的中文版,2017-10-20 10:21:31,下载12次

近期下载
19_ethernet_test_RGMII.zip - 以太网FPGA程序 verilog ise开发
VESA行频标准.rar - 主要是各类液晶屏的时序参数,方便在编写液晶屏的相关驱动查找液晶屏时序参数
VESA-DMT-2013.rar - VESA标准显示时序,有像素数据解析,适用于视频处理编程参考。
CEA-861-F_2013-08.zip - 是861-F的视频时序标准,跟861-D类似,有4k方面的描述.
png.rar - png 解码源码,所有接口全部用C语言实现,非常好的东西,对研究PNG的同学们来说,肯定是宝贝重的宝贝,代码全部验证通过!
cudaDecodeGL.zip - gpu 实时H264视频解码,速度达到300帧每秒,用Opengl显示
h265enc_v1.0.zip - 用vhdl语言编写的h.265编码器,可用于xilinx或altera的fpga
FPGA-H265-Encoder.rar - H.265的FPGA实现!!使用Verilog语言开发。
Hi3536 H.265解码处理器用户指南.rar - HI3536芯片资料,相当详细,大家可以参考。希望大家下载。
HEVC standard.rar - 本文档是关于新一代编码标准HEVC的标准,原理与实现介绍的文档,里面详细描述了HEVC各个编码模块的关键技术,想要学习HEVC的同学可以参考借鉴
png_jpeg.zip - png、jpeg的文档
jpeg.rar - 对JPEG的压缩标准进行了仿真,主要过程DCT压缩,根据JPEG的量化矩阵对DCT结果进行量化,对量化结果进行Huffman编码。同时也实现了解压缩过程,即执行上述过程的逆过程。
N25Q128A13E_3V_MicronXIP_VG12.tar.gz - NOR FLASH CONTROLLER
nor_flash_verilog.zip - fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。
QUAD-SPI-verilog.rar - 难得的SPI NOR Flash控制器Verilog源代码,支持四路串行通道!
flash接口控制_verilog.zip - flash接口控制器的VHDL以及verilog源代码和Testbench程序
IC设计流程和设计方法.rar - IC的设计可以分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计。
dma_rtl.rar - 该代码实现了一个基于Wishbone总线协议的DMA控制器,由于SOC可集成的模块越来越多,本文设计的DMAC包含了31个可编程的DMA通道,能够处理多个DMA传输请求。由于数据在Wishbone总线上传输,在总线接口方面,本文设计的DMAC提供了两个既可以作为主机接口又可以作为从机接口的Wishbone接口。当有多个外设同时发出DMA请求时,本文设计的DMAC采用循环优先级和动态优先级相结合的方式,实现了通道仲裁器二级仲裁的功能。为了提高传输效率,本文设计的DMAC不仅支持数据块的传输,还支持高效的分散/集中DMA传输方式。
wishbone.rar - Wishbone规范具有如下特点:简单、紧凑,需要很少的逻辑门 完整的普通数据据传输总线协议,包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian),接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议,允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(Multi-MASTER):仲裁算法用于定义 支持各种各样的IP核互联,包括USB、双向总线、复用器互联等 同步逻辑设计 非常简单的时序标准 与硬件实现技术无关(FPGA, ASIC等) 与设计工具无关。 相对于其他的IP核接口规范来说,Wishbone接口规范具有简单、开放、高效、利于实现等特点而且完全免费,并没有专利保护。基于上述优点,因此采用Wishbone总线进行接口设计。本文对Wishbone总线接口的设计参考了OpenCore上的有关设计。
xilinx-primitive.zip - xilinx原语使用手册,xilinx公司为用户提供的库函数。

收藏