haibenben

积分:200
上传文件:7
下载次数:100
注册日期:2017-11-13 22:45:21

上传列表
GSM.rar - GSM物理层协议,PDF格式,对于移动通信很重要,2018-04-27 17:13:10,下载1次
802.11a.rar - 用MATLAB仿真组帧,帧结构采用协议802.11a,2017-11-28 17:23:00,下载1次
时钟.rar - 基于51单片机的一个计时测温系统:LCD显示屏上显示时间年月日和当前时刻,并显示出所处环境的温度。可通过按键调整时间。,2017-11-14 11:42:54,下载1次
OFDM.rar - 一个OFDM系统的仿真:信号的产生、调制、加循环前缀、加窗、并串转换等,2017-11-14 11:35:23,下载6次
随机信号.rar - 三种分布的随机信号:泊松分布、瑞利分布和高斯分布,2017-11-14 11:26:11,下载2次
滤波器.rar - 通信系统中的两种重要滤波器:IIR滤波器和FIR滤波器------matlab仿真,2017-11-14 11:23:42,下载5次
迭代法.rar - 五种迭代法解------非线性方程求根 分别采用了牛顿法、简易牛顿法、史蒂芬孙迭代法、二分法和割线法,2017-11-14 10:53:13,下载7次

近期下载
FPGA浮点小数与定点小数的换算及应用.rar - 详细介绍了在FPGA中如何把浮点数以定点整数的方式进行数据运算
eetop.cn_利用FPGA实现浮点运算的verilog代码.rar - 计算机里整数和小数形式就是按普通格式进行存储,例如1024、3.1415926等等,这个没什么特点,但是这样的数精度不高,表达也不够全面,为了能够有一种数的通用表示法,就发明了浮点数。 浮点数的表示形式有点像科学计数法(*.*****×10^***),它的表示形式是0.*****×10^***,在计算机中的形式为 .***** e ±***),其中前面的星号代表定点小数,也就是整数部分为0的纯小数,后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数,例如1024就能表示成0.1024×10^4,也就是 .1024e+004,3.1415926就能表示成0.31415926×10^1,也就是 .31415926e+001,这就是浮点数。浮点数进行的运算就是浮点运算。 浮点运算比常规运算更复杂,因此计算机进行浮点运算速度要比进行常规运算慢得多。
ces.zip - 实现简单浮点数计算器功能,包括加减乘除,三角函数,开方运算
calculator.rar - 实现最大输入两位十进制数字的四则运算,能够实现多次连算,除法不能除尽时小数保留2位有效数字
Verilog_add_div_multi_exp.rar - 使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数,迭代次数(可设置)决定了精度。
LCD1602_FPGA_VerilogHDL.rar - FPGA LCD1602显示,Verilog HDL代码
1602.zip - LCD1602液晶屏显示,用verilog HDL实现。
FPGA-jisuanqi.zip - 基于Verilog 语言的简易计算器的程序参考
123.zip - 基于FPGA的简单计算器系统的设计,使用了vhdl与verilog语言,附有文档介绍
calculator.rar - 这是一个设计16位计算器,运用Verilog HDL语言编写,可以实现简单的加减法计算。并且可以在Xilinx91i上仿真。其中 top.v文件为目录,calculator.v为计算器设计,display.v为显示设计,divclk.v为分频设计,keypad.v为键盘设计,并且testkeypad.v为检测程序。
calculator_final.rar - 清华大学电子课程设计:Verilog,QuartusII可正确运行,可下载到FPGA上,音乐计算器,完成两个三位数的运算,有注释,很强大!!
P1-2.rar - 用verilog实现的三位整数计算器,包括加减乘除法
calculator.zip - 基于FPGA DE2开发板的计算器设计。Verilog语言编写。矩阵键盘输入,LCD1602显示。程序包括按键扫描模块、数值处理计算模块和LCD控制写模块等。
jisuanqi.rar - fpga开发板实现按键两位数加减乘除运算。通过数码管显示
calculator--EDA.zip - EDA可编程逻辑设计 设计一个简易十进制以内的计算器 可以利用按键和数码管作为计算器的输入和输出,能完成十以内的整数的加、减、乘、除(商和余数)运算,预算结果可以是正/负数,结果的绝对值可以超过十,且能够正确显示。
计算器.rar - 用verilog语言实现了一个计算器alu,实现加减乘除的简单计算。
ALU.zip -    输入两个十进制的数,再输入其小数点位置,输入操作符,通过操作符,选通相应的模块,将模块产生的结果赋予输出结果。    以简易的计算器为实验参照,完成8位(最高位为符号位)十进制计算器的设计    1. 基本要求 :十进制ALU的设计 运算种类包括:加、减、乘、除; 小数点可人为控制,即数值精度可以从1位整数6位小数变化到7位整数 运算设计可以在行为级完成,不要求门级电路优化   2. 扩展要求1 :十进制计算器的设计 加入连算功能,并有优先级区分,其中优先级乘除>加减; 以testbench作为虚拟键盘作为计算器输入,完成接口时序电路。    注:完成此项扩展要求可作为一个《数字电路》的课程设计   3. 扩展要求2:运算中加入开方操作
verilog-calculator.rar - 基于verilog的计算器,实现简单的加减乘的运算,并有退格键和清零键
GSM-link-level-simulation.rar - GSM链路级仿真程序,按照基本GSM规范编写而成。
GSMsim.rar - GSM 物理层信道编码, 调制, 信道模拟, 同步搜索, 信道估计, 均衡解调, 信道译码

收藏