TiredBird

积分:520
上传文件:14
下载次数:45
注册日期:2018-11-26 14:02:28

上传列表
source.zip - 基于DDS设计的函数发生器,可以产生正弦波、方波、三角波和锯齿波,其中所有波形的频率和幅度均可变,方波的占空比可以独立调节,并且可以通过串口实现这些改变。,2020-01-10 23:31:51,下载1次
source.zip - 波特率为9600的串口通信,收发时钟频率和波特率之比为16,可以发送存储在ROM种的古诗,也可以发送数字,可以切换,并且可以将接收到的16进制数字以10进制显示在数码管上。,2020-01-10 23:29:46,下载0次
source.zip - verilog实现的数字钟+万年历,可以整点报时、调整时和分,秒可以清零,按键切换显示状态,可以显示年月日,也可以显示星期。,2020-01-10 23:26:41,下载0次
source.zip - 实现的一个任意进制50%占空比分频程序,验证通过,非常实用。,2020-01-10 23:24:14,下载1次
brm3636_calendar.zip - 一个简单的万年历计数模块,可以计算得到星期。,2020-01-10 23:21:32,下载0次
State_Mechine.zip - 状态机写的交通灯控制,红灯40s,黄灯5s,绿灯20s,仿真验证通过。,2019-11-29 15:13:50,下载0次
《高频电子线路》实验报告合集包.zip - 模电高频的各种实验合集,可以参考一下,非常全面。,2019-11-29 15:09:24,下载0次
stopwatch.zip - Verilog实现的秒表计数功能,仿真通过,代码注释详细,2019-11-22 16:28:20,下载1次
Snake.zip - 微机实验(大二下)大作业: 贪吃蛇(用MASM汇编) 必须接机房的机箱 在MS-DOS下运行,2019-11-22 16:16:52,下载1次
Practice_of_Data_Structure_and_Algorithm.zip - 数据结构与算法实习(大二上): 大作业一:电梯模拟器(单人完成) 大作业二:自动消解连连看(单人完成) 大作业三:miniSQL(组队完成) 编译环境:VC6 运行环境:Windows,2019-11-22 16:05:51,下载0次
Introduction_to_Computer_Systems.zip - 计算机系统导论(大二上)的Proxy Lab 两人写的tiny proxy 运行环境:Linux,2019-11-22 16:04:28,下载0次
src.zip - java 编程(大二)大作业 网络爬虫 详情见代码,2019-11-22 16:02:56,下载1次
体系大作业.zip - 计算机组织与体系结构(大三上)大作业 指令级模拟器及高级缓存模拟器 运行环境:Windows,2019-11-22 15:59:53,下载0次
Advanced_Compiler_Techniques.zip - 高级编译技术(研一上)大作业: Lab1:三地址码到C代码翻译器 Lab2:常量传播、死代码消除等编译优化 运行环境:Windows和Linux皆可,2019-11-22 15:57:55,下载0次

近期下载
模糊控制例程.rar - 基于K60的智能车模糊控制,飞思卡尔光电组
dds_final.rar - 使用Verilog HDL语言实现的一个DDS,可以发生0-10Mhz正弦波、方波、三角波,频率步进可调,FM调制、AM调制,调制度可调。DA芯片为8位并行,160MHz
C2Mif.zip - 。.mif文件生成器 FPGA rom 的生成
writing_testbench.zip - 两本好书,一本是讲解FPGA中仿真时的testbench的写法;另外一本是FPGA高阶设计;书都是英文版的,较容易理解,相对于中文书籍你可能会有更深刻的理解与体会
VerilogHDL-Code-Formatter-V1.2.rar - 这是一款Verilog代码格式化工具. 用于代码格式美化。您可以根据自己的VerilogHDL格式需求,在右侧控制面板中进行控制,左侧即时显示出当前设置的格式。是一款好用的VerilogHDL代码格式工具。
UART.rar - 本人自己编写的FPGA异步串口通信模块(UART),基于QuartusII环境,verilog语言编写,包含仿真和全部程序及说明,验证通过,具有很好的稳定性和参考价值!
bf9e24b8-846d-4673-ba38-35807e50c7f1.rar - 精确到微秒的万年历 FPGA verilog代码
NLV3.0.rar - 最强万年历源码v3.0(个人原创) 支持所有的单片机、ARM、AVR、MSP430、PIC等(支持C开发) 可嵌入任何标准C编译器 BC++、VC、ADS、KEIL等
Clock.rar - 该程序主要是用Verilog HDL语言编写的多功能数字钟,包括校时,调试,整点报时和万年历模块。
CPU.rar - 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。
NumClock.rar - 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手动校时、校分;扩展功能——仿广播电台正点报时,任意时刻闹钟(选做),自动报整点时数(选做);其它扩展功能——显示年月日(能处理大月小月,可手动任意设置年月日),秒表(包括开始、暂停和清零)。
to-the-Gregorian-calendar.rar - C51语言“公历转农历及星期” 获取当前日期的农历及星期 公历年对应的农历数据,每年三字节, 格式: //0x0A,0x95,0x4e, /*第一字节BIT7-4 位表示闰月月份,值为0 为无闰月, BIT3-0 对应农历第1-4 月的大小 第二字节BIT7-0 对应农历第5-12 月大小, 第三字节BIT7 表示农历第13个月大小月份对应的位 /*为1表示本农历月大(30 天),为0 表示小(29 天) 第三字节BIT6-5 表示春节的公历月份,BIT4-0 表示春节的公历日期 本代码中Tim[0]/Tim[1]/Tim[2]分别为当前年月日数据 其中Tim[0]Bit7表示世纪,1为20世纪19xx,0为21世纪20xx Tim[10]为周数据/Tim[7]/Tim[8]/Tim[9]为农历数据,根据需要自行更换 2010-09-23程序通过测试
Electroniccalendar.rar - 毕业设计 QQ 64134703 13720363121 基于51单片机的电子万年历 ,带数字钟功能.proteus 仿真+程序+完整论文. 更多免费毕业设计 www.rmlcd.cn
zxcxcxzxxczx.rar - EDA大作业设计报告 题 目: 数字钟的设计与制作 学 年: 学 期: 第二学期 专 业: 电子信息工程
digital-clock.rar - 此数字钟具有时,分,秒计时并显示功能; 2.能进行24/12小时制计时模块的切换; 3.具有校时,清除功能,能对时,分,秒进行调整; 4.具有整点报时功能:在59分51秒,59分53秒,59分55秒,59分57秒发出低音256HZ信号,在59分59秒发出一次高音1024HZ信号,音响持续一秒钟,在1024HZ音响结束时刻即为整点;
数字电子钟.rar - 数字电子钟 此数字电子钟具有的功能包括: 1. 计时,时、分、秒显示; 2. 十二小时与二十四小时之间的转换; 3. 上下午显示; 4. 对时、分、秒的校时功能; 5. 跑表功能。
key.rar - verilog的按键消抖程序,利用状态机完成的
VGAPPS2PCORDIC.rar - FPGA课程设计源码,整合VGA,PS2键盘,CORDIC三角函数算法,在basys2平台上使用完全可行。
verilogClassicSamples.rar - verilog常用程序及其仿真结果整理,包括LCD,LED,AD采集,URAT,电子琴,电梯控制,自动售货机控制,出租车计价器,电子时钟,频率计,MPSK调制与解调等等
Ps2-ALL.rar - PS2键盘鼠标接口控制实现电子琴功能,verilog hdl 编写

收藏