LWYY

积分:175
上传文件:5
下载次数:28
注册日期:2020-03-29 15:59:28

上传列表
div12.rar - VHDL实现的分频器,12分频。。。。。。,2020-03-29 19:26:06,下载0次
cnt10.rar - VHDL语言实现的计数器,可以数到10。,2020-03-29 19:24:48,下载0次
QPSK相移键控系统的Monte Carlo仿真.rar - QPSK相移键控系统的Monte Carlo仿真,2020-03-29 19:18:13,下载3次
simulink实现QPSK解调.rar - MATLAB simulink实现的QPSK解调,含完整实验报告,2020-03-29 19:15:32,下载6次
shoot_game.rar - 利用VHDL语言在开发板上实现移动靶游戏,可以上电自检、射击、计时、计分、播放背景音乐等,2020-03-29 19:07:09,下载0次

近期下载
Untitled4.rar - Index Modulation Techniques for 5G Wireless Networks paper, The increasing demand for higher data rates, better quality of service, fully mobile and connected wireless networks lead the researchers to seek new solutions beyond 4G wireless systems. It, IM (OFDM-IM), and we discuss the recent advances and future research directions in IM technologies towards spectral and energy-efficient 5G wireless networks.
Sherif Mohamed Dec 2018.rar - we shed light on the potential and implementation of index modulation (IM) techniques for MIMO and multi-carrier communications systems which are expected to be two of the key technologies for 5G systems. Specifically, we focus on two promising applications of IM: spatial modulation (SM) and orthogonal frequency division multiplexing with IM (OFDM-IM), and we discuss the recent advances and future research directions in IM technologies towards spectral and energy-efficient 5G wireless networks.
SRAM_with_con.rar - 带有控制器的SRAM,提供一个地址选通脉冲ADS,一个读/写信号R_W,一个时钟信号和复位信号,包含了测试文件。
sin_generate.zip - verilog 实现 dds正弦 函数信号发生器,包括地址产生模块,rom查找表,正弦信号输出
123_ise9migration.zip - DDS正弦信号发生器verilog的功能强大很实用
zf_mmse.rar - 基于迫零(ZF)与MMSE的两种预编码MATLAB程序
fir.rar - 完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为16阶,抽头系数分别为h[0]=h[15]=0000,h[1]=h[14]=0065,h[2]=h[13]=018F,h[3]=h[12]=035A,h[4]=h[11]=0579,h[5]=h[10]=078E,h[6]=h[9]=0935,h[7]=h[8]=0A1F。
FIR_lowpass_part.rar - 实现FIR滤波器的并行算法,这里是一个64阶的低通滤波器
FIRfilter_codeanddesigndoc.rar - 并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结构并不合算,但亚高频系统需要较高的处理速度,而串行架构往往达不到要求,因此,结合串并这两种设计方法的长处,在使用较少的硬件资源的同时实现了较高的处理速度,这里说明一种65阶八路并行、支路串行FIR滤波器的设计(实际使用了1个乘法器,8个乘累加器,一个累加器)。
cordic.rar - cordic算法的Verilog HDL具体实现
cordic.zip.rar - cordicgongnengshiyan
ddc.rar - 数字下变频matlab代码,包含NCO、混频、抽取、低通滤波器部分的仿真
DDC_FPGA.rar - 基于FPGA的数字下变频器(DDC)的设计,将采样得到的高速率信号变成低速率基带信号,以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器,提高乘法运算效率。
FPGA-DDC.zip - 通信下变频的FPGA设计,内容很完备,讲解很详细,不错的资料
DDSa.rar - 程序是完整的一个数字下变频器的一个Verilog程序,经测试可以使用,欢迎下载
ddc.rar - 信号处理前端 数字下变频 多相结构滤波 包含fir滤波器设计 非核
11orderFIR.rar - 11阶FIR数字滤波器,Verilog版本,数字下变频,适合初学
LFSR28_AWGN.rar - 高斯白噪声的产生完整程序,通过M序列叠加来产生。
gaosizaosheng.rar - 高斯白噪声的FPGA实现文档,讲解的比较全面。
4.rar - 基于FPGA的FIR数字滤波器的设计与实现,基于FPGA的FIR数字滤波器的设计与实现

收藏