说明：sd card interface in altera kit de2

说明：Altera FPGACPLD设计(高级篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。

说明：Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。

说明：本文采用Verilog HDL描述语言实现自动售货机系统的销售动作，用有限状态机进行系统状态描述，自动售货机通电复位时，自动进入系统初始状态，本文设计的自动售货机控制系统主要可以实现投币处理、计算投币总额、输出商品，输出找零、余额计算并显示等功能。

说明：CRC Generation can be done by using PARALLELISM. Efficient method to calculate CRC in less time. By using more hardware for parallel CRC and obtaining more latency and throughput.

说明：一个完整的雷达系统仿真MATLAB程序，非常具有参考价值

说明： 对于实现占空比为50 的N倍奇数分频，首先进行上升沿触发进行模N计数，计数到某一个值n时输出时钟进行翻转，然后再计数（N-1）/2次，再次进行翻转得到一个占空比非50 奇数n分频时钟。同理，同时进行下降沿触发的模N计数，等计数到n时，输出时钟进行翻转，同样再计数（N-1）/2次，输出时钟再次翻转生成占空比非50 的奇数n分频时钟。两个占空比非50 的n分频时钟进行相或运算，即得到占空比为50 的奇数N分频时钟。verilog HDL实现

说明：Altera+FPGA／CPLD设计基础篇和高级篇.pdf，详细讲解FPGA的设计过程及应用

说明：12864的IP，在艾米电子工作室的nios开发板上可执行

说明：一个精确时钟的v-log程序，只用一个全局时钟，增加了精确度

说明：乐曲硬件演奏电路设计 由顶层文件和数控分频、乐曲简谱码对应的分频预置数查表电路、8位二进制计数器（ROM的地址发生器）组成。演奏乐曲“梁祝”，乐曲可改。已经过硬件下载测试（使用芯片EP1C6Q240 Cyclone系列）

说明：首先介绍了LDPC码的校验矩阵和其因子表示方法，然后利用二分图对和积解码算法进行了详细的描述，最后给出了信度传播概率译码算法详细步骤，并对关键公式作了证明

说明：当接收到一个信号(D_start)时，开始计时，再收到另一个信号(D_stop)时，计时结束，得到计时时间A，然后将时间A与给定时间B进行比较，如果小于时间B,程序结束，进行下一环节(LED)，否则返回重新等待计时(cnt:=0)

说明：arm核的源代码，非常不错，欢迎下载 arm核的源代码，非常不错，欢迎下载

说明：FFT蝶形运算单元程序，可用于OFDM,以及任何相关数字信号处理的设计中

说明：Clock baud rate modifier

说明：Altera IP的产生与实现。定制一个8B10B编码器，采用verilog语言建立仿真模型，并验证。

说明：Altera FPGA驱动LCD12864程序，Verilog语言代码，作为入门参考程序

说明：增量式光电编码器计数器的FPGA实现程序,verilog3段式FSM,异步加载.

说明：VHDL深入教材 eda技术与VHDL 数据格式 对象

说明：low pass FIR filter programmed by Verilog, you can change the coefficients in the program to achieve different response

说明：Some slides with complex vhdl examples. There you can find UART,ROMs,RAMs and other source codes and details for every one

说明：this is very good sample.enjy it!

说明：sample vhdl examples

说明：VHDL编程手册包括VHDL常用的实例~~~~~~~~~~~

说明：VHDL学习资料，适合入门者快速提高，包括VHDL基本语句讲解，VHDL编程黄金宝典和100个VHDL设计范例。

说明：免费的usb2.0源码,支持Xilinx和Alteral的FPGA

说明：一个用于转换设置，以及签署SMALL_INT，整数，STD_ULOGIC，STD_LOGIC和STD_LOGIC_VECTOR比较函数。

说明：按下列顺序无限循环移动彩灯显示电路，LED灯总数为8个，具体循环次序如下：1.D7,D3,其余灭，右移三次后全灭 2。D4,D0亮，其余灭，左移三次后全灭 3。D3,D4亮，其余灭，各向两边移三次后全灭 4，D7,D0亮，其余灭，各向中间移三次后全灭 -----上述灯移动的间隔为0.5s

说明：用6个发光管模拟6个汽车尾灯（左右各3个），用4个开关作为汽车控制信号,分别为：左拐、右拐、故障和刹车。 车匀速行驶时，6个汽车尾灯全灭；右拐时，车右边3个尾灯从左至右顺序亮灭；左拐时，车左边3个尾灯从右至左顺序亮灭；故障时车6个尾灯一起明灭闪烁；刹车时，6个尾灯全亮