lss1985 在 2010-02-25 06:49:32 上传
说明:This is decoder binary to Binary Coded Decimal. Im tested on s3e
开发平台:VHDL | 大小:1KB | 下载4次
jinyanglin77 在 2010-02-24 20:59:55 上传
说明:xilinx中文培训材料,非常好的FPGA学习资料
开发平台:VHDL | 大小:3618KB | 下载278次
qingyin 在 2010-02-24 15:20:45 上传
说明:FSK调制与解调VHDL程序及仿真,仿真通过
开发平台:VHDL | 大小:51KB | 下载9次
jude99 在 2010-02-24 09:23:19 上传
说明:ARM 7 免费ip 核, verilog语言描述
开发平台:VHDL | 大小:1368KB | 下载57次
howard_leon 在 2010-02-23 15:45:54 上传
说明:PLD设计技巧——消除组合逻辑产生的毛刺 PLD设计技巧——采用同步电路设计 PLD设计技巧——提高FLEX器件的系统速度 PLD设计技巧——如何处理内部三态电路 257K PLD设计技巧——多时钟系统设计 314K PLD设计技巧——用单片机配置FPGA PLD设计技巧——如何处理建立/保持(Setup/hold)时间
开发平台:VHDL | 大小:11631KB | 下载39次
JonathanS 在 2010-02-23 14:06:27 上传
说明:DVBC RS编码,标准TS流输入输出接口!
开发平台:VHDL | 大小:3KB | 下载74次
itman 在 2010-02-23 09:16:50 上传
说明:DDR2控制器设计原码,可以在FPGA上测试通过,并对外部的ddr memory进行读写访问.
开发平台:VHDL | 大小:51KB | 下载390次
niuniush 在 2010-02-22 20:16:05 上传
说明:alu逻辑运算单元的源码,可方便交流和学习
开发平台:VHDL | 大小:2KB | 下载5次
dwj890114 在 2010-02-22 18:05:05 上传
说明:设计了一个双精度浮点乘法器。该器件采用改进的BOO TH 算法产生部分积, 用阵列和 树的混合结构实现对部分积的相加, 同时, 还采用了快速的四舍五入算法, 以提高乘法器的性能。把 设计的乘法器分为4 级流水线, 用FPGA 进行了仿真验证, 结果正确 并对FPGA 实现的时序结果 进行了分析。
开发平台:VHDL | 大小:205KB | 下载41次
dingxiao 在 2010-02-22 11:02:11 上传
说明:基于VHDL的FPGA串口通讯程序,能够实现FPGA串口通信
开发平台:VHDL | 大小:588KB | 下载43次
麦生 在 2010-02-19 12:04:06 上传
说明:这是一个使用VHDL编写的8051的CPLD行为代码,
开发平台:VHDL | 大小:83KB | 下载5次
zoroo007 在 2010-02-15 01:05:31 上传
说明:vhdl book for design
开发平台:VHDL | 大小:576KB | 下载6次
rs-lijiang 在 2010-02-08 09:37:36 上传
说明:FPGA 经典状态机的设计应用文档与相关源码
开发平台:VHDL | 大小:121KB | 下载6次
minio286 在 2010-02-07 03:39:45 上传
说明:LCD controller 320x240 XC95144, building Xilinx ISE 6.0 Platform VHDL.
开发平台:VHDL | 大小:4344KB | 下载27次
nirmay 在 2010-02-05 02:11:16 上传
说明:VHDL CODE FOR RAM AND ROM
开发平台:VHDL | 大小:1KB | 下载5次
wwt142857 在 2010-02-04 13:54:51 上传
说明:FPGA实现LCD显示的频率计,芯片为cycloneII
开发平台:VHDL | 大小:2199KB | 下载51次
ZES 在 2010-02-03 17:43:51 上传
说明:jpeg encoder vhdl source code
开发平台:VHDL | 大小:2192KB | 下载19次
leezzh 在 2010-02-01 17:24:34 上传
说明:DS18B20 VHDL 配置程序,fpga 验证,可以实现配置
开发平台:VHDL | 大小:557KB | 下载109次
powerelec 在 2010-02-01 06:49:03 上传
说明:lcd driver 16x2 to drive lcd dispaly on altera de2 board
开发平台:VHDL | 大小:2KB | 下载35次
644644 在 2010-01-31 16:36:06 上传
说明:flyinsea_vhdl例程 flyinsea_vhdl例程 flyinsea_vhdl例程
开发平台:VHDL | 大小:165KB | 下载5次
fansufei 在 2010-01-31 10:31:15 上传
说明:用Verilog写的SDRAM的控制器的代码,分为详细实现了对SDRAM的控制
开发平台:VHDL | 大小:14KB | 下载9次
czjszx2000 在 2010-01-26 21:16:14 上传
说明:详细介绍了在vhdl语言仿真中怎么编写测试平台代码.
开发平台:VHDL | 大小:95KB | 下载160次
wangym 在 2010-01-25 23:49:18 上传
说明:任意分频的VHDL任意分频的VHDL任意分频的VHDL
开发平台:VHDL | 大小:1KB | 下载4次
zlyfs 在 2010-01-25 18:56:49 上传
说明:Verilog编的fir滤波器,可以自己输入参数序列,产生滤波波形
开发平台:VHDL | 大小:1KB | 下载322次
394177192 在 2010-01-25 15:20:35 上传
说明:DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。频率累加器对输入信号进行累加运算,产生频率控制数据X(frequency data或相位步进量)。相位累加器由N位全加器和N位累加寄存器级联而成,对代表频率的2进制码进行累加运算,是典型的反馈电路,产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器,以供查表使用。读出的数据送入D/A转换器和低通滤波器。
开发平台:VHDL | 大小:43KB | 下载43次
preseo 在 2010-01-25 05:26:50 上传
说明:Frequence Divisor for the Universal Received Transmitter
开发平台:VHDL | 大小:1KB | 下载4次
Jhn 在 2010-01-23 15:17:17 上传
说明:信号完整性的经典书籍,美国电子工程师德必备之书。认真读完后才能懂得电子设计
开发平台:VHDL | 大小:15966KB | 下载39次
xiaojin_lin 在 2010-01-23 13:52:58 上传
说明:使用 FPGA 控制 VGA 显示 相关知识介绍:包括 显示器术语 显示卡术语 VGA 时序设计 色彩原理 显示 源代码 相关测试图片
开发平台:VHDL | 大小:52KB | 下载60次
asimlink 在 2010-01-23 03:20:20 上传
说明:A8255.ZIP contains code that implement a modified 8255 Peripherial Port Controller. The code is written in verilog and project is made for XILINX ISE.
开发平台:VHDL | 大小:528KB | 下载23次
orangutan110 在 2010-01-22 22:27:28 上传
说明:vhdl语言编写的双口ram及testbench,模块可以在modelsim里进行时序和功能仿真。
开发平台:VHDL | 大小:1KB | 下载118次