说明：SIMATICMANAGER FIFO BUFFER

说明：son archivos de mat lab para trabajar de forma con el libro machinery

说明：基于VHDL的FIFO存储器设计，带测试文件

说明：fifo读写测试，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作

说明：FIFO原理及代码编写

说明：异步FIFO功能实现源代码，包含完整的读写指针模块和空满判断模块。

说明：用于实现8096×16的fifo代码，已经在FPGA上进行验证了

说明：FIFO的Verilog代码和相应的验证平台

说明：for the tech savior guys to work effictively

说明：设计了一种发送数据的FIFO，调用了RAM IP，可产生full 、empty信号，是一种异步FIFO

说明：倍福Fifo，先进先出，多轴同时动作，EtherCAT控制

说明：fifo源代码，深度可以任意设置，内含fifo的ip核等

说明：本代码功能非常全，可以实现铁电ram和eeprom等的读写，fifo等功能，

说明：用modelsim仿真FIFO，可以深刻理解FIFO运行方式，采用自动化仿真，打开modelsim-altera版本，打开工程，找到sim文件夹下的mpf文件即可打开工程，然后输入do run.do即可进行自动化仿真

说明：fifo(First In, First Out) to fifo. vhdl

说明：FIFO（First Input First Output）先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。FIFO一般用于不同时钟域之间的数据传输。

说明：实现多时钟的FIFO，有溢出保护和empty的判断

说明：This is a generic FIFO buffer that can be used to store any kind of items. It is written in C language and can be compiled and used on almost any architecture. It was designed to be used on memory limited architectures such as microcontrollers. Examples of the applications that can be built with this library include:

说明：this file describes the steps in building a fifo buffer module in verilog hdl and programming them on an fpga device

说明：FPGA的fifo与dsp的emif接口测试程序

说明：底层设计啊，就只有FPGA的底层设计图和代码

说明：异步FIFO

说明：edge_detect_moore and fifo

说明：波形采集的FPGA代码，在命令控制下采集ADC波形，采用FIFO进行存储和输出，包括连续采集和 单次触发采集。

说明：First Input First Output VERILOG FPGA

说明：异步FIFO的代码，实现空满逻辑判断 深度宽度可配置

说明：使用FPGA IP核进行不同频率的时钟进行FIFO数据读取，数据一直在写，每满8个数据，进行读取，读取速度比写入速度要快

说明：通过格雷码来实现异步FIFO的写入与读出的功能