说明：分配fpga管脚时对策，引脚的属性分析，quartus2中涉及的引脚有几个属性：Reserved，Group，I/O Bank，Vref Group，I/O standard（ 3.3-V LVTTL（default） ）分别代表的含义，以及设置方法。

说明：Configure FPGA Using JRunner On Embedded Platforms

说明：使用vhdl实现mdio读写接口，在altera FPGA验证正确，并在实际工程中使用。

说明：Fpga Altera Jtag emulator

说明：FPGA实现反正切功能，工程原件，包括测试文件，能够很好实现该功能

说明：该资料主要介绍用opencl在fpga平台开发，实现并行加速

说明：Altera PCIE docuemntation

说明：Altera使用说明文档。介绍了设计、综合、实现、优化、验证等，详细的说明。

说明：pwm实例，altera公司出品，从Altera网站下载的pwm设计实例

说明：This directory contains a Quartus II project named nios2_quartus2_project for use in the Nios II Hardware Development Tutorial. The intent is for you to develop a system (in Qsys) and place it in the empty spot in the nios2_quartus2_project BDF (schematic). For details, please read the Nios II Hardware Development Tutorial.

说明：altera monitor program

说明：Altera board shhematics

说明：Altera Cyclne IV example for Quartus

说明：Atera Cyclone IV examples for quartus

说明：Altera firmware examples for Cyclone IV

说明：Altera software examples Cyclone IV

说明：Code to synthesize Arithmetic Logic Unit

说明：altera remote updata cyclone5 平台例程，无nios核版本

说明：基于Altera的Cyclone4的时钟程序

说明：基于ALTERA fpga的设计指导数据，非常好的进阶资料，初级FPGA工程师晋级高级工程师德必读书籍。

说明：ALTERA公司官方发布的静态时序分析方法，对初学者很有帮助

说明：DB31 Altera Cyclone II F672电路文件

说明：基于altera MAX II,实现与上位机间的rs232串口通信。

说明：特权同学FPGA开发板的verilog项目代码

说明：ALTERA ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.

说明：VGA synchronization using Altera Cyclone II

说明：自己开发的电子时钟小程序，通过数码管显示时间，key1和key2控制校时校分，key3切换时钟模式和闹钟模式，切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。

说明：Altera FPGA PCIe驱动，在实际项目中使用

说明：Altera DE1平台的数字密码锁设计，可以驱动VGA显示