说明：本文设计了基于FPGA的，用verilog HDL语言描述的在伽罗华域GF（ ）上的RS（6,4）编码器。在ISE软件上用verilog HDL语言分别对每个模块进行描述，然后在软件上进行编译、仿真，最终实现RS（6,4）编码，下载之后用chipscope采集数据，分析符合仿真结果，达到设计的要求。

说明：利用Xilinx ise的IP CORE写的（255,223）编译码的程序

说明：FPGA实现了RS（255，239）的编译码模块

说明：Summary of RS-232, RS-422, and RS-485 Interface Standards

说明：51黑论坛_RS编解码的MATLAB实现与分析 51黑论坛_RS编解码的MATLAB实现与分析

说明：RS编码电路 ，包括乘法器的模块和编码部分 RS编码器\mula_0.v RS编码器\mula_1.v RS编码器\rscode.v

说明：rs编码

说明：RS编码的C++实现，这里实现的是RS（255,239），239个信息位，16个监督位

说明：一个研究员写的关于RS码的matlab计算机仿真 不是很详细 但非常有用

说明：RS码的matlab仿真 非常有帮助的东西,不错的 很好用

说明：这是用matalab生成的rs码的生成,可以研究一下的,

说明：基于SIMULINK的完整OFDM系统，包括RS信道编码，交织，多种方式调制解调，插入导频，串并变换，信道估计，信道均衡等关键技术。

说明：数字系统中RS编码的实现例程，包括编码和解码过程

说明：运用verilog，实现了RS（255,247）的编码和BM算法的迭代译码，已通过仿真验证。

说明：RS编解码的matlab实现源码，可以直接使用

说明：运用数字图像处理的方法对图像进行辐射纠正，算法经过优化，速度很快，分享给大家。

说明：RS Encoder RTL verilog Code

说明：通信系统中使用的RS编码解码的详细代码，可直接使用

说明：RS 编码和解码Verilog Code, 实现了RS（544,514)的编码和译码；

说明：RS编码解码过程，matlab仿真程序，（15,11）RS码

说明：支持GF(2^n)域的rs编解码，可直接修改参数实现不同方式的RS编码和解码

说明：采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}

说明：Its about Reed Solomon Decoder , in VHDL langauage

说明：OFDM,16QAM调制，信道编码采用RS+卷积码，性能出色

说明：非常实用的RS编码程序，适合工程应用和学生论文写作。

说明：RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。

说明：RS码的MATLAB实现,实现编码和译码

说明：本文是自己编写的RS编码，译码的源程序。

说明：A93_qam_64_RS_63_57. hope useful

说明：自己写的基于verilog的RS译码器，能够实现RS(240，224)码译码，一级流水设计，可连续译码也可非连续译码。