sh-1993 在 2021-06-16 21:00:53 上传
说明：Musik Spektrograph采用Neopixel LED Streifen。
开发平台：C++ | 大小：708KB | 下载0次
sh-1993 在 2017-09-10 12:24:47 上传
说明：FPGA开发板（DE1）针对Verilog的基于lm32的系统设计
开发平台：Python | 大小：2221KB | 下载0次
sh-1993 在 2017-12-21 11:36:00 上传
说明：SublimeLinter插件，用于将Verilog和SystemVerilog与Modelsim vlog连接
开发平台：Python | 大小：5KB | 下载0次
sh-1993 在 2020-03-08 12:15:52 上传
说明：为HDL模拟器查看器创建不可知波形文件的Python类
开发平台：Python | 大小：49KB | 下载0次
sh-1993 在 2021-01-17 18:25:43 上传
说明：用于HDL模拟的Python和PyTest支持的工作流示例
开发平台：Python | 大小：11KB | 下载0次
sh-1993 在 2019-01-07 15:09:01 上传
说明：硬件描述语言
开发平台：C | 大小：7333KB | 下载0次
sh-1993 在 2018-06-26 10:29:48 上传
说明：我的硕士论文：在FPGA上实现的片上网络的低延迟路由器微体系结构
开发平台：Verilog | 大小：12045KB | 下载0次
sh-1993 在 2022-07-20 07:47:47 上传
说明：数字系统设计课程最终项目，2020年秋季
开发平台：Verilog | 大小：6516KB | 下载0次
sh-1993 在 2022-10-07 07:27:26 上传
说明：AHB-to-APB桥接器是AHB从设备，也是唯一一个在高速AHB和...
开发平台：Verilog | 大小：28KB | 下载0次
sh-1993 在 2020-09-25 07:16:48 上传
说明：合肥工业大学2020年《系统硬件综合设计》(《计算机组成原理》课程设计,CPU)的代码与报告;使用Verilog实现全冒险处理机制的MIPS五段流水CPU,支持MIPS-C3的50条指令。
开发平台：Assembly | 大小：7725KB | 下载0次
sh-1993 在 2022-04-26 23:50:10 上传
说明：Исадные
开发平台：Verilog | 大小：209776KB | 下载0次
sh-1993 在 2021-06-01 23:37:33 上传
说明：帮助VHDL开发的Vim插件（有关LSP，请参阅<https://github.com-suoto hdl_checker>）
开发平台：Python | 大小：86KB | 下载0次
sh-1993 在 2022-07-10 10:00:27 上传
说明：《FPGA应用开发和仿真》(机械工业出版社2018年第1版 ISBN:9787111582786)的源码。Source Code of the book FPGA Application Development and Simulat...
开发平台：SystemVerilog | 大小：13274KB | 下载0次
sh-1993 在 2023-01-28 15:03:11 上传
说明：重新利用现有的HDL工具来帮助编写更好的代码
开发平台：Python | 大小：217KB | 下载0次
sh-1993 在 2019-11-25 16:24:21 上传
说明：CMake、SystemVerilog和SystemC实用程序，用于创建、构建和测试FPGA和ASIC的RTL项目。
开发平台：SystemVerilog | 大小：441KB | 下载0次
sh-1993 在 2022-12-25 11:59:55 上传
说明：playhdl，高密度脂蛋白游戏工具（灵感来自EdaPlayground）
开发平台：Python | 大小：27KB | 下载0次
sh-1993 在 2023-04-26 15:17:18 上传
说明：edalize，一个用于连接EDA工具的抽象库
开发平台：Python | 大小：557KB | 下载0次
sh-1993 在 2022-04-21 09:34:09 上传
说明：演示Modelsim调用Python的Numpy和Matplotlib库
开发平台：C | 大小：329KB | 下载0次
篱 在 2021-04-21 17:01:42 上传
说明：通过变成实现汽车尾灯的变化，不同的led灯亮代表不同的状态。
开发平台：Verilog | 大小：69KB | 下载0次
blanas 在 2021-04-03 02:10:40 上传
说明：Mentor Graphics Modelsim 10.7 crack
开发平台：WINDOWS | 大小：1396KB | 下载1次
紫色牵牛 在 2020-12-15 10:28:52 上传
说明：利用两个计数器实现占空比位不为50%的分频，然后将这两个分频信号进行操作得到占空比位50%的奇分频。
开发平台：Verilog | 大小：4247KB | 下载0次
紫色牵牛 在 2020-12-15 10:11:29 上传
说明：Top_Down原理图搭建实现4B5B编码，在使用Modelsim仿真过程中又将原理转化成Verilog语言，由于并且仿真是由于无法调用底层器件，自己又重新编写了替代的器件
开发平台：Verilog | 大小：8530KB | 下载1次
紫色牵牛 在 2020-12-15 10:02:05 上传
说明：最简单的方式实现4B5B编码。RTL级实现，已经过quartus_II和Modelsim的联合仿真。
开发平台：Verilog | 大小：7234KB | 下载1次
紫色牵牛 在 2020-12-15 09:53:58 上传
说明：舍入过程中可以使用直接choping和就近舍入，考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。
开发平台：Verilog | 大小：7347KB | 下载0次
DustyBun 在 2020-10-14 14:55:42 上传
说明：A combinational circuit of or and xor is designed
开发平台：VHDL | 大小：46KB | 下载0次
DustyBun 在 2020-10-14 14:46:56 上传
说明：Four to one De multiplexer is designed in modelsim
开发平台：VHDL | 大小：37KB | 下载0次
DustyBun 在 2020-10-14 14:35:37 上传
说明：8 to 3 Encoder designed in modelsim
开发平台：VHDL | 大小：81KB | 下载0次
DustyBun 在 2020-10-14 14:02:03 上传
说明：decoder in model sim
开发平台：VHDL | 大小：79KB | 下载0次
DustyBun 在 2020-10-14 13:56:09 上传
说明：Multiplexer 4 to 1 on Modelsim
开发平台：VHDL | 大小：41KB | 下载1次