说明：来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。

说明：xilinx ise 7.1下 实现sparten3 basys板上基于8086FPGA软核的吃豆子游戏

说明：开发环境是QUARTUSI,ISE等FPGA开发工具，本问主要描述FGPA开发过程中需要注意的时序

说明：在文件夹YL2440_CPLD中有做好的CPLD工程,请用Xilinx ISE 6.2打开.

说明：ise6.1的中文说明，能够在较短的时间内熟悉ise

说明：ise7.1的中文说明，对初次使用者大有帮助，能够在较短时间内掌握ise7.1

说明：本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。

说明：xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能

说明：华为FPGA设计流程指南，FPGA设计者、项目管理者必读的文档，看看别人是怎么做的。

说明：VHDL Xilinx ISE 9.1i

说明：ise的简单使用说明，虽然比较简单，至少能够使你开始编写简单的vhdl程序。

说明：ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）

说明：用中文介绍Xilinx公司FPGA/CPLD的集成开发环境－ISE软件的简单使用

说明：本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。

说明：CCD信号由于其特殊性,一般不能有信号源产生,本程序采用VHDL语言，以ISE为开发平台，产生了模拟CCD信号的数字信号，只需经DA转换便能实现

说明：xilinx ise edk8.1注册器

说明：采样等精度测量的VHDL程序．．在xilinx ISE 8.1上验证通过

说明：步进电机定位控制系统VHDL程序与仿真波形．已经在xilinx ISE 8.1上验证．完全正确．

说明：这是我用Xilinx公司的sparten3开发板,ISE集成开发环境，用VHDL语言开发的串口全双工通信程序，供大家参考，共同学习。

说明：Xilinx ISE的中文教程,十分易懂,包你学会,当初我就是靠这个学的

说明：xilinx培训教程讲义，好几个ppt，讲解十分详细

说明：< FPGA数字电子系统设计与开发实例导航> 一书的代码，FPGA数字电子系统设计与开发实例导航,用硬件描述语言编写的，I2C,UART,USB，VGA，CAN-BUS，网络等等的书籍配套原代码。。。。 使用方法： 1.拷贝到硬盘。 2.用ISE创建项目，分别加入各个代码文件，即可。

说明：交通灯状态机的实现，用verilog HDL编程，Xilinx ISE 6仿真，在实际电路中得到验证．

说明：运算器的实现，即实验指导书中的实验一，文件中包含有原代码及端口设置（可变），用vrilog HDL编程，Xilinx ISE 6仿真，并在实际电路中得到实现．

说明：基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。 在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。

说明：是介绍ISE的非常好的教程，好资源共同分享

说明：自己在ISE下用VHDL写的UART，简单，易懂

说明：Xilinx ISE 官方源代码盘第十章