说明：Wolv Z4是具有浮点单元的RISC-V CPU内核，

说明：MBLANC:mini-Board Lab和Companion，

说明：Music Light Cube | 音樂全彩光立方(主倉庫),

说明：2023年春季，计算机架构（ICOM4215）课程的最终项目。该项目记录了三名学生学习英语的历程...，

说明：各种软CPU（Cortex-M0、RISC-V）的小型测试SoC，

说明：32位超标量RISC-V CPU，

说明：RISC-V CPU内核（RV32IM），

说明：可合成32位MIPS 1 CPU，使用内存映射总线访问内存和外围设备。（未验证的提交来自我签名之前...，

说明：在Xilinx FPGA上采用类似MIPS32的CPU设计，具有流水线，

说明：用Verilog.编写的五级流水线32位MIPS内核。，

说明：使用verilog实现32位MIPS。（18.11.25～18.12.），

说明：MIPS CPU 实现动态分支预测与FPGA上板,

说明：MIPS 8位处理器，

说明：天狼星，CPU，

说明：用于自动配置FPGA“Marsohod”的CAD，

说明：在Xilinx FPGA上运行MIPS指令的多周期CPU，

说明：MIPSCPU，，

说明：在Xilinx FPGA上运行MIPS指令的单周期CPU，

说明：同济大学CS《计算机组成原理课程设计》暑期作业TongJi University CS computer organization assignment,

说明：一种5级流水线MIPS MCU设计，

说明：单周期32位MIPS，

说明：在XIlinx的Zynq-7000 APSoC（PL）上使用Verilog HDL对并行前缀加法器进行了比较研究。模拟电路，sy...，

说明：PSoC RE的utils，

说明：最先进的本机调试工具，

说明：嵌入式开发的专业协作平台，

说明：Tydi：硬件流上复杂数据结构的开放规范，

说明：使用Brainfuck作为其机器代码的CPU，

说明：用于通信PC->FPGA的NEURON固件，

说明：用于报告FPGA利用率的Jenkins插件

说明：Verilog port of Nuked-MD(<a href="https://github.com/nukeykt/Nuked- MD">https://github.com/nukeykt/Nuked-MD</a>) (WIP) , stars:12, update:2023-06-28 14:23:25