皮皮的天 在 2020-04-07 20:00:27 上传
说明:关于ise的一些资料,方便初学者进行一些简单的学习。
开发平台:VHDL | 大小:278KB | 下载0次
凌灵 在 2020-04-07 19:37:52 上传
说明:标准RS232 Verilog源代码, 传输波特率可以修改, FPGA上可以工作
开发平台:Verilog | 大小:2KB | 下载0次
加菲猫2856 在 2020-04-07 15:03:50 上传
说明:Cyclone V Hard IP for PCI Express User Guide
开发平台:VHDL | 大小:2008KB | 下载0次
Aprilsay 在 2020-04-06 23:34:20 上传
说明:自动售货机的代码,显示投币金额,找零金额,购买成功后led交替闪烁。如果交易失败led灯一起闪烁
开发平台:Verilog | 大小:2KB | 下载0次
qjrrjq 在 2020-04-06 16:38:29 上传
说明:74LS192, 可进行无符号数的处理,且可异步复位
开发平台:VHDL | 大小:196KB | 下载0次
可靠的同志 在 2020-04-06 15:24:17 上传
说明:电赛测纸张厚度题的FPGA解决办法,通过测量电容频率换算为纸张厚度。
开发平台:Quartus II | 大小:15912KB | 下载0次
zhh124 在 2020-04-05 22:22:27 上传
说明:64位 riscv cpu rocketchip verilog 代码,可综合.
开发平台:Verilog | 大小:897KB | 下载0次
Lin3060 在 2020-04-05 16:36:38 上传
说明:利用VHDL实现与非门、异或门的功能,并给出时序图。
开发平台:VHDL | 大小:38KB | 下载0次
yangqq 在 2020-04-05 12:11:25 上传
说明:full-adder verilog and testbench code
开发平台:Verilog | 大小:1KB | 下载0次
不开心的椅子 在 2020-04-05 11:47:13 上传
说明:实现FPGA的静态数码管显示,已经过试验验证,改进后可实现动态数码管显示
开发平台:Verilog | 大小:3085KB | 下载0次
蓬勃 在 2020-04-05 09:07:07 上传
说明:用VHDL语言实现比较器,包含源码和pof文件。
开发平台:VHDL | 大小:17KB | 下载0次
菜鸟②号 在 2020-04-04 12:34:43 上传
说明:一位加法器,实现两个一位二进制的相加,有进位输入,输出,很好用,自己写的第一个
开发平台:Verilog | 大小:1KB | 下载0次
zokay 在 2020-04-04 04:06:36 上传
说明:en pudn com Download upload html
开发平台:WINDOWS | 大小:1KB | 下载0次
Soberme5 在 2020-04-03 16:41:52 上传
说明:ZYNQ中 PS 端 CAN接口的基本使用方法,并通过 CAN接口实现与 PC 端 CA N调试软件之间的数据接收和发送
开发平台:Vivado | 大小:6361KB | 下载0次
Soberme5 在 2020-04-03 16:34:34 上传
说明:基于UDP的QSPI Flash bin文件网络烧写,无需使用 ZYNQ 内部 的定时器
开发平台:Vivado | 大小:10289KB | 下载0次
Soberme5 在 2020-04-03 16:16:09 上传
说明:通过ZYNQ PL 端按键输入中断信号 ,PS 端进行处理
开发平台:Verilog | 大小:7228KB | 下载0次
DerekQ 在 2020-04-03 09:39:17 上传
说明:PCI PnP protocol in verilog code.
开发平台:Verilog | 大小:518KB | 下载0次
DerekQ 在 2020-04-03 09:37:10 上传
说明:PCI led verilog code.
开发平台:Verilog | 大小:367KB | 下载0次
DerekQ 在 2020-04-03 09:36:15 上传
说明:PCI ethernet card verilog code.
开发平台:Verilog | 大小:1021KB | 下载0次
DerekQ 在 2020-04-03 09:34:39 上传
说明:Test the connector between two boards. This set of code is for test the direction from dragon to digilent only. testhw - dragon: only one output is high at the same time, the high bit shift right each second. testhw1 - diligent: show which bit is high by led.
开发平台:Verilog | 大小:491KB | 下载0次
WAHAA 在 2020-04-01 11:13:17 上传
说明:VERILOG通过循环计数实现偶分频,通过改变计数值可以实现任意偶分频
开发平台:Verilog | 大小:1KB | 下载0次
zazu 在 2020-03-31 19:43:54 上传
说明:zynq vivado axi programming
开发平台:WINDOWS | 大小:1049KB | 下载0次
red1 在 2020-03-31 18:37:21 上传
说明:discrete cosine transform
开发平台:VHDL | 大小:31KB | 下载0次
TDaiP 在 2020-03-31 16:26:33 上传
说明:数字逻辑基础知识,数字逻辑相关教材pdf文件
开发平台:C/C++ | 大小:18628KB | 下载0次
cot456 在 2020-03-31 13:07:24 上传
说明:AD9954 DDS开发板-点频9954(ok) verilog 语言
开发平台:Verilog | 大小:706KB | 下载0次
tony202020 在 2020-03-30 13:55:20 上传
说明:16Gb_32Gb_x4_x8_3DS_DDR4_SDRAM
开发平台:C/C++ | 大小:777KB | 下载0次
zou3 在 2020-03-30 00:17:38 上传
说明:DDR2_SDRAM操作时序,介绍的很详细,不错
开发平台:C/C++ | 大小:1891KB | 下载1次
zou3 在 2020-03-30 00:16:00 上传
说明:fpga的alteral白皮书,应该很难搜到的资料了
开发平台:C/C++ | 大小:2758KB | 下载0次
zou558 在 2020-03-30 00:03:18 上传
说明:nios的入门教程,学习fpga的nios非常有好处
开发平台:C/C++ | 大小:2868KB | 下载0次
zou558 在 2020-03-30 00:02:23 上传
说明:fpga的选项手册,alteral版本的,很难得的资料
开发平台:C/C++ | 大小:13689KB | 下载0次
标签: