CrazyICer 在 2020-09-08 08:57:12 上传
说明:xilinx的新一代仿真器的使用手册,可以参考使用
开发平台:Verilog | 大小:1284KB | 下载0次
Ngoc Linh 在 2020-09-07 17:13:34 上传
说明:tao up not roi nhe con cho. de bo m tai chua
开发平台:VHDL | 大小:56KB | 下载0次
Ngoc Linh 在 2020-09-07 17:05:56 上传
说明:tao up not roi may cho tao tai nhe dkmm
开发平台:Verilog | 大小:297KB | 下载0次
Ngoc Linh 在 2020-09-07 16:58:34 上传
说明:tong hop cac code verilog cua anh linh dep trai
开发平台:Verilog | 大小:60KB | 下载0次
Ngoc Linh 在 2020-09-07 16:55:10 上传
说明:bo thanh ghi dich nhieu bit cha dem noi
开发平台:VHDL | 大小:3KB | 下载0次
神行/步者 在 2020-09-07 15:22:29 上传
说明:很好的状态机的基本思路和方法资料,帮助写好状态机及状态跳转判断
开发平台:Verilog | 大小:289KB | 下载1次
Shadowwalker 在 2020-09-06 19:03:40 上传
说明:vhdl cookbook first edition, peter J. Ashenden
开发平台:VHDL | 大小:233KB | 下载0次
xinwenir 在 2020-09-05 20:56:21 上传
说明:实现基于FPGA的串口回环发送,其中波特率为115200。
开发平台:Vivado | 大小:99KB | 下载0次
zhaly 在 2020-09-05 10:49:39 上传
说明:基于ise平台的HDB3编码解码,包含所有工程文件
开发平台:VHDL | 大小:257KB | 下载0次
鲁尔尼 在 2020-09-04 20:06:08 上传
说明:数码管动态显示时分秒,四位数码管,循环动态显示时钟。
开发平台:Quartus II | 大小:1175KB | 下载0次
迪哥 在 2020-09-02 12:41:34 上传
说明:基于UVM平台搭建的验证环境,针对的是路由器router模块,可供参考
开发平台:Verilog | 大小:30KB | 下载0次
khang7677 在 2020-09-01 10:09:20 上传
说明:Proceedings.14 Annual Conference of Industrial Electronics Society
开发平台:Visual C++ | 大小:385KB | 下载0次
C类人猿 在 2020-09-01 09:15:37 上传
说明:参考UVM 1.1写的demo,可以下载调试
开发平台:Verilog | 大小:30KB | 下载0次
Doey2 在 2020-08-31 16:28:43 上传
说明:Pin-out Cyclone IV EP4CE30
开发平台:PDF | 大小:377KB | 下载0次
Doey2 在 2020-08-31 16:25:59 上传
说明:Pin-out Cyclone IV EP4CE22
开发平台:PDF | 大小:107KB | 下载0次
Doey2 在 2020-08-31 16:24:17 上传
说明:Pin-out Cyclone IV EP4CE15
开发平台:PDF | 大小:162KB | 下载0次
Doey2 在 2020-08-31 16:23:15 上传
说明:Pin-out Cyclone IV EP4CE10
开发平台:PDF | 大小:104KB | 下载0次
Doey2 在 2020-08-31 16:22:26 上传
说明:Pin-out Cyclone IV EP4CE6
开发平台:PDF | 大小:104KB | 下载1次
新七号 在 2020-08-30 09:31:05 上传
说明:FPGA时序设计的Viso形状库,可以简单方便的画出时序图,得到很好地时序分析
开发平台:Others | 大小:171KB | 下载2次
妮_蔻 在 2020-08-29 23:04:28 上传
说明:在大规模ASIC或FPGA设计中,多时钟系统往往是不可避免的,这样就产生了不同时钟域数据传输的问题,其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区,这样既可以使相异时钟域数据传输的时序要求变得宽松,也提高了它们之间的传输效率。此文内容就是阐述异步FIFO的设计。
开发平台:Verilog | 大小:3KB | 下载3次
nibaba01 在 2020-08-29 19:00:14 上传
说明:实现模拟数字量转换采集及其相关的波形显示
开发平台:C/C++ | 大小:7533KB | 下载0次
nibaba01 在 2020-08-29 18:57:16 上传
说明:微处理器模拟数字信号的转换,采用C语言编程,底层驱动代码
开发平台:C/C++ | 大小:486KB | 下载0次
William-wxh 在 2020-08-28 17:31:06 上传
说明:显示屏开发驱动程序,提供大家参考,很好的例程
开发平台:Verilog | 大小:47KB | 下载1次
JMJ阳光 在 2020-08-27 22:58:05 上传
说明:verilog实现串口收发,FPGA串口通信
开发平台:Verilog | 大小:1KB | 下载2次
xwd123 在 2020-08-27 22:15:25 上传
说明:zynq开发板+ADC9767驱动产生正弦波资料代码,verilog语言编写,xilinx平台
开发平台:Verilog | 大小:43322KB | 下载0次
炼铜术士 在 2020-08-27 10:43:15 上传
说明:RISCV汇编指令集,riscv 伪指令和功能简介
开发平台:C/C++ | 大小:16KB | 下载0次
cz50534 在 2020-08-26 21:01:53 上传
说明:伪随机数产生代码以及说明文件,用于产生伪随机数
开发平台:Verilog | 大小:91KB | 下载1次
cz50534 在 2020-08-26 20:59:39 上传
说明:包含sdram controller的源文件以及仿真文件
开发平台:Verilog | 大小:2091KB | 下载2次
cz50534 在 2020-08-26 20:58:26 上传
说明:包括HDMI和DVI的源文件,以及相应打仿真文件
开发平台:Verilog | 大小:20479KB | 下载2次
cz50534 在 2020-08-26 20:56:15 上传
说明:包括I2C通讯的源代码,以及quartus创建的工程文件及仿真文件
开发平台:Verilog | 大小:14217KB | 下载1次
标签: