允诺1 在 2020-12-12 10:43:25 上传
说明:该程序今本人调试成功,在这是用数码管显示单片机中储存的数据。可以应用到用PC主机控制其它设备的系统中。
开发平台:Java | 大小:1KB | 下载0次
地瓜啊 在 2020-12-12 09:04:53 上传
说明:当识别出输入序列为0111时,输出在一个时钟周期内为高电平;(2)在再次检测处0111之前,输出将维持低电平;(3)在第二次检测到0111出现时,输出将再次为一个时钟周期的高电平,(4)当它检测到6个0111序列之后就停止检测,直到复位信号有效后重新检测
开发平台:Verilog | 大小:2KB | 下载0次
rsrm 在 2020-12-12 00:04:36 上传
说明:该频率计有分频模块、计数模块、频率计数控制模块、锁存模块、扫描显示控制模块组成
开发平台:VHDL | 大小:8137KB | 下载0次
c小大c 在 2020-12-11 13:04:53 上传
说明:数字频率计 在MagicSOPC实验箱上实现8位十进制频率计的设计
开发平台:VHDL | 大小:6097KB | 下载0次
文木柳 在 2020-12-11 10:35:00 上传
说明:使用fpga生成pwm发生器的编程思想,本文主要的思想是采用的计数的方法
开发平台:VHDL | 大小:258KB | 下载0次
CODE_THY 在 2020-12-11 09:32:39 上传
说明:通过状态机实现流水灯功能,可以简单改变流水灯流动速度
开发平台:Verilog | 大小:10KB | 下载0次
Andrii0125 在 2020-12-11 01:00:31 上传
说明:Nema34 stepper motor control programming using FPGA.
开发平台:VHDL | 大小:50KB | 下载0次
Andrii0125 在 2020-12-11 00:48:20 上传
说明:OV7675 Camera firmware programming
开发平台:C/C++ | 大小:240KB | 下载0次
smcgorange 在 2020-12-10 23:58:31 上传
说明:数字电子技术基础课程的第二次EDA作业,内容是投币充电仪。
开发平台:Verilog | 大小:28KB | 下载1次
htl 在 2020-12-10 10:56:35 上传
说明:实现串口通讯,基于verilog编程,经过验证,精炼可用。
开发平台:Quartus II | 大小:20KB | 下载2次
燕云殇 在 2020-12-09 10:21:28 上传
说明:使用SystemVerilog搭建的简单UVM验证平台,DUT为Booth乘法器,使用Linux系统中VCS+Verdi+DVE完成调试
开发平台:Verilog | 大小:909KB | 下载0次
Mr.Kevin.Z 在 2020-12-08 23:36:40 上传
说明:用verilog语言编写UART,并附有测试文件
开发平台:Verilog | 大小:6KB | 下载0次
孔_刘 在 2020-12-08 17:24:10 上传
说明:一个简单的二进制计数器,但将其拆分为数据通路和状态机,便于理解学习
开发平台:Verilog | 大小:1KB | 下载0次
孔_刘 在 2020-12-08 17:19:07 上传
说明:UART的接收机,通过控制器加数据通路的方式实现,modelsim测试已通过
开发平台:Verilog | 大小:1KB | 下载0次
JainAli 在 2020-12-08 17:18:34 上传
说明:Universal Asynchronous & Synchronous Protocol documentable File
开发平台:Verilog | 大小:1629KB | 下载0次
孔_刘 在 2020-12-08 17:16:58 上传
说明:一个UART发送机的硬件描述,包括测试文件。
开发平台:Verilog | 大小:1KB | 下载0次
JainAli 在 2020-12-08 17:14:22 上传
说明:VGA File documentation
开发平台:Verilog | 大小:1294KB | 下载0次
JainAli 在 2020-12-08 17:08:41 上传
说明:LMS Project in Verilog
开发平台:Verilog | 大小:429KB | 下载0次
JainAli 在 2020-12-08 17:03:13 上传
说明:Filtering different techniques in Verilog HDL
开发平台:Verilog | 大小:53KB | 下载1次
JainAli 在 2020-12-08 16:59:23 上传
说明:Adaptive Filtering Techniques in Verilog
开发平台:Verilog | 大小:64KB | 下载2次
JainAli 在 2020-12-08 16:58:19 上传
说明:Phase locked loop codec in Verilog
开发平台:Verilog | 大小:604KB | 下载0次
JainAli 在 2020-12-08 16:56:57 上传
说明:Least Mean Square File
开发平台:Verilog | 大小:35KB | 下载0次
孔_刘 在 2020-12-08 16:44:30 上传
说明:进行ppm编解码的verilog代码,RTL描述
开发平台:Verilog | 大小:28KB | 下载9次
ghhha 在 2020-12-08 16:40:45 上传
说明:vga1024*768,显示全屏,可以自己更改显示区域。
开发平台:Verilog | 大小:55797KB | 下载0次
果壳小渣渣 在 2020-12-08 16:34:37 上传
说明:AMBA_3_AHB-Lite协议中文版
开发平台:Verilog | 大小:1621KB | 下载4次
wrtwetqt4 在 2020-12-08 16:00:16 上传
说明:【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。 【实例截图】 【核心代码】核心代码包括TX,RX,Baud,FIFO
开发平台:Verilog | 大小:5KB | 下载2次
懂王 在 2020-12-08 13:19:57 上传
说明:使用vivado和Xilinx开发板实现抢答器,开发板为Xilinx Artix-7
开发平台:Vivado | 大小:2KB | 下载0次
懂王 在 2020-12-08 13:16:51 上传
说明:使用vivado和Xilinx开发板实现嵌入式软核设计,开发板为Xilinx Artix-7
开发平台:Vivado | 大小:24565KB | 下载0次
懂王 在 2020-12-08 13:13:11 上传
说明:使用vivado和Xilinx开发板实现蓝牙远程控制,开发板为Xilinx Artix-7
开发平台:Vivado | 大小:197KB | 下载0次
懂王 在 2020-12-08 13:10:53 上传
说明:使用vivado和Xilinx开发板实现VGA图像显示,开发板为Xilinx Artix-7
开发平台:Vivado | 大小:11KB | 下载2次
标签: