陈乐 在 2020-06-02 10:00:35 上传
说明:VHDL七人表决器含报告,四人及以上同意才算同意
开发平台:VHDL | 大小:221KB | 下载0次
青空空 在 2020-06-01 22:52:16 上传
说明:实现了计算机系统中作为I/O模块的POC。
开发平台:VHDL | 大小:3KB | 下载0次
itsron6969 在 2020-06-01 11:47:35 上传
说明:gen1x1 gen1x2 gen1x3
开发平台:Verilog | 大小:2226KB | 下载0次
要努力的悟空 在 2020-06-01 11:26:39 上传
说明:用于指导Cadence 环境下verilog语言的学习和仿真
开发平台:Verilog | 大小:1155KB | 下载0次
离子sadsa 在 2020-05-31 20:21:41 上传
说明:基于fpga的数字图像处理原理及应用源码
开发平台:Vivado | 大小:32KB | 下载1次
铅笔先生1124 在 2020-05-31 15:20:16 上传
说明:实现AXI,AXI-Lite乒乓地址的传输,AXI,AXI-Lite已经封装成内核,可直接修改后使用
开发平台:Verilog | 大小:4669KB | 下载0次
inseeker 在 2020-05-31 09:46:49 上传
说明:浙江大学计算机组成实验12指令扩展多周期CPU实现
开发平台:Verilog | 大小:31855KB | 下载4次
hustees 在 2020-05-31 08:02:17 上传
说明:8位流水灯(发光二极管)以1S闪烁流动,数码管从0到F循环显示(51单片机)
开发平台:C/C++ | 大小:25KB | 下载0次
hustees 在 2020-05-31 07:47:05 上传
说明:数码管动态显示,从1开始计数,最高位三位(51单片机)
开发平台:C/C++ | 大小:1KB | 下载0次
lzddd 在 2020-05-30 11:54:50 上传
说明:8乘8,乘法器,采用Wallace树实现
开发平台:VHDL | 大小:1KB | 下载0次
q_ 在 2020-05-30 08:09:20 上传
说明:基于VHDL的两位原码乘法器,包含测试文件
开发平台:VHDL | 大小:962KB | 下载0次
q_ 在 2020-05-30 08:07:32 上传
说明:基于VHDL的可逆计数器,可选择按键驱动计数或者时钟驱动计数,可选择递增或递减计数。
开发平台:VHDL | 大小:1112KB | 下载0次
q_ 在 2020-05-30 08:04:50 上传
说明:基于VHDL语言的并行全加器,包含测试文件
开发平台:VHDL | 大小:941KB | 下载0次
q_ 在 2020-05-30 08:03:36 上传
说明:基于VHDL硬件描述语言的布斯乘法器,包含测试文件
开发平台:VHDL | 大小:506KB | 下载1次
q_ 在 2020-05-30 08:02:06 上传
说明:基于VHDL的FIFO存储器设计,带测试文件
开发平台:VHDL | 大小:5578KB | 下载0次
鱼在在藻 在 2020-05-30 07:45:28 上传
说明:RSA的montgomery算法论文,montgomery算法是目前RSA的主流算法,也是RSA的核心算法
开发平台:Verilog | 大小:128KB | 下载1次
Skylerhsh 在 2020-05-29 18:18:28 上传
说明:利用FPGA控制VGA进行彩条显示的源代码,有注释很清楚
开发平台:VHDL | 大小:9667KB | 下载1次
nightingaledian 在 2020-05-29 17:25:15 上传
说明:用pio模块作为输入与输出,添加SDRAM,实现按键驱动led
开发平台:VHDL | 大小:2974KB | 下载0次
哈哈大帅啊 在 2020-05-29 15:45:24 上传
说明:PC通过CyConsole工具往USB EP2端点FIFO中写入512byte数据,然后EP2端点FIFO中的数据搬运到EP6端点的FIFO中,最后PC通过CyConsole工具从EP6端点的FIFO中读出512byte数据,实现USB loopback功能测试。
开发平台:VHDL | 大小:1KB | 下载1次
sfdfsaa 在 2020-05-29 10:48:50 上传
说明:fifo读写测试,使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作
开发平台:VHDL | 大小:2154KB | 下载1次
sakura4 在 2020-05-29 09:20:44 上传
说明:ahb到apb协议的转接桥,包含了源码文件。。。。。
开发平台:Verilog | 大小:210KB | 下载0次
asdfgh43 在 2020-05-29 05:19:58 上传
说明:x color library commands
开发平台:VHDL | 大小:566KB | 下载0次
asdfgh43 在 2020-05-29 05:06:06 上传
说明:full adder code in vhdl
开发平台:VHDL | 大小:3062KB | 下载0次
asdfgh43 在 2020-05-29 04:55:34 上传
说明:adc interface with quartus 2
开发平台:Quartus II | 大小:61KB | 下载0次
bTOdd 在 2020-05-28 23:29:25 上传
说明:verilog语言描述ahb总线 接口设计及仿真
开发平台:Verilog | 大小:528KB | 下载0次
bTOdd 在 2020-05-28 23:26:43 上传
说明:一个简化的32位ALUde mips处理器并测试功能
开发平台:Verilog | 大小:3KB | 下载0次
bTOdd 在 2020-05-28 23:22:27 上传
说明:用verilog语言写ahb总线(主设备、从设备等)
开发平台:Verilog | 大小:903KB | 下载1次
古月8888 在 2020-05-28 22:04:28 上传
说明:数字IC设计面试笔试题,详细准确,帮助你快速入门
开发平台:Others | 大小:519KB | 下载1次
古月8888 在 2020-05-28 21:50:22 上传
说明:vcs中文使用教程,帮助你快速入门Linux下的VCS操作
开发平台:LINUX | 大小:2785KB | 下载2次
sast 在 2020-05-28 21:15:52 上传
说明:Verilog projects cpu
开发平台:WINDOWS | 大小:869KB | 下载2次
标签: