懂王 在 2020-12-08 13:04:39 上传
说明:使用vivado和Xilinx实现 FIR 数字滤波器,实验板为Xilinx Artix-7
开发平台:Vivado | 大小:3KB | 下载2次
懂王 在 2020-12-08 12:58:50 上传
说明:使用系统时钟产生一定周期、一定占空比的pwm脉冲波,默认时钟为100MHz
开发平台:Vivado | 大小:516KB | 下载0次
gq123456789 在 2020-12-08 11:52:01 上传
说明:AD7988芯片的控制和采样时序,可以作为测试程序进行验证
开发平台:VHDL | 大小:1KB | 下载4次
18076171077 在 2020-12-07 23:05:55 上传
说明:高等学校电子信息类专业系列教材 EDA原理及Verilog HDL实现 从晶体管、门电路到Xilinx Vivado的数字系统设计_14149516
开发平台:Others | 大小:58789KB | 下载0次
静宜 在 2020-12-07 16:31:23 上传
说明:线性霍尔测磁场,随磁场的变化 电压会变化
开发平台:VHDL | 大小:25KB | 下载0次
Breaking 甘 在 2020-12-07 16:31:09 上传
说明:数据校验,82位数据,校验位32位,校验多项式 h(x)= x32 + x31 + x30 + x29 + x27 + x25 + 1
开发平台:VHDL | 大小:2KB | 下载0次
静宜 在 2020-12-07 16:26:30 上传
说明:蜂鸣器是一种一体化结构的电子讯响器,采用直流电压供电,广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。蜂鸣器主要分为压电式蜂鸣器和电磁式蜂鸣器两种类型。蜂鸣器在电路中用字母“H”或“HA”(旧标准用“FM”、“ZZG”、“LB”、“JD”等)表示。
开发平台:VHDL | 大小:144KB | 下载0次
静宜 在 2020-12-07 16:24:59 上传
说明:利用stc15f2k60s2芯片的adc口对来自导航按键不同方向的电压进行采集,并将采集后的转换结果用数码管显示。
开发平台:VHDL | 大小:92KB | 下载0次
静宜 在 2020-12-07 16:18:21 上传
说明:基础编程,按键消抖计数工程,源码。 按键在按下和弹起的瞬间,由于抖动的原因,其状态不是固定的,此时读的数据不是稳定的数据。
开发平台:VHDL | 大小:97KB | 下载0次
zy998tt 在 2020-12-07 15:15:05 上传
说明:自己写的测试xilinx DDR接口的代码。
开发平台:VHDL | 大小:14932KB | 下载0次
请多多关照?? 在 2020-12-05 23:41:28 上传
说明:verilog入门代码,自学参照代码,总共135个,非常全面
开发平台:VHDL | 大小:85KB | 下载1次
戴胜降于桑 在 2020-12-04 22:47:08 上传
说明:基于vivado2017.3的verilog流水灯
开发平台:Vivado | 大小:3KB | 下载0次
嘻嘻xi哈哈 在 2020-12-04 20:59:55 上传
说明:Matlab code for building OFDM link in mobile communication
开发平台:matlab | 大小:8765KB | 下载0次
damages 在 2020-12-04 18:13:21 上传
说明:AltiumDesigner基于FPGA嵌入式系统设计
开发平台:Verilog | 大小:3168KB | 下载0次
砚玔 在 2020-12-04 15:01:39 上传
说明:对于SystemC的基础范式代码,可以帮助初学者快速入门
开发平台:C/C++ | 大小:12KB | 下载0次
admss 在 2020-12-03 02:46:17 上传
说明:DE10_standard fpga开发板vga显示实验。 在 VGA 控制器中,根据扫描的行或列数据,输出两种以上的不同颜 色条纹(横条或竖条均可以)。利用上述控制器,在显示器上显示一张静态图片。 使用低比特的颜色显示的方式来绕过 RAM 不足的问题。显示一张自定义的图片,自行完成图片格式到 mif 文件的转换。如有余 力,可以显示一张在屏幕上按特定速度移动的图片。即图片本身大小远小于显 示器分辨率,例如 100 × 100 像素大小。图片随时钟按特定方向以随机速度(x 方向和 y 方向速度可不同)在屏幕内移动,当图片边界触及屏幕边界时按弹性 碰撞方式改变运动方向。最终效果类似弹球游戏,图片在屏幕内不停反弹。
开发平台:Verilog | 大小:918KB | 下载0次
sajjad09 在 2020-12-03 01:12:48 上传
说明:Convolutional encoder implementation in VHDL source code,READ MORE. Interleaver or interleaving, READ MORE. Data Mapper or mapping or modulation types-BPSK,QPSK,QAM READ MORE. BPSK modulation,READ MORE. QPSK modulation vhdl source code,READ MORE. 16QAM modulation,READ MORE. 64 QAM modulation
开发平台:VHDL | 大小:6952KB | 下载1次
xingbux 在 2020-12-02 17:31:36 上传
说明:高速AD采集,通过串口发送,串口采用RS232
开发平台:Verilog | 大小:1KB | 下载0次
木木0506 在 2020-12-02 15:36:37 上传
说明:通过按键输入学号,并循环显示: 电路功能描述:通过Ego1上的按键输入自己的学号(8位10进制数),并存储在32位的寄存器中;8位10进制数输入完成后,实现滚动显示效果。
开发平台:Verilog | 大小:652KB | 下载2次
CrazyICer 在 2020-12-02 15:07:13 上传
说明:xilinx的1588互联模块的使用手册,设计程序时参考,厂家资料
开发平台:VHDL | 大小:149KB | 下载7次
kym123w 在 2020-11-30 19:55:12 上传
说明:systemverilog的标准,对学习IC方面很有帮助。
开发平台:C/C++ | 大小:6196KB | 下载0次
痞文 在 2020-11-30 15:14:42 上传
说明:数字时钟的设计,目前实现了数码管现0-9的计数
开发平台:VHDL | 大小:324KB | 下载0次
zhaogs1 在 2020-11-29 18:11:24 上传
说明:将同步fifo和双口ram合二为一,在fifo先进先出的基础上实现ram的寻址功能。
开发平台:Quartus II | 大小:1KB | 下载0次
vaishii 在 2020-11-29 17:57:42 上传
说明:This is a randomzation module file for example
开发平台:PHP-PERL | 大小:6KB | 下载0次
vaishii 在 2020-11-29 17:56:44 上传
说明:This is a sram module file for example
开发平台:C/C++ | 大小:136KB | 下载0次
vaishii 在 2020-11-29 17:54:32 上传
说明:This is a rcclock module file for example
开发平台:Borland C++ | 大小:266KB | 下载0次
vaishii 在 2020-11-29 17:53:53 上传
说明:This is a ahb module file for example
开发平台:WINDOWS | 大小:45KB | 下载0次
vaishii 在 2020-11-29 17:52:41 上传
说明:this is ahb_sram verilog module
开发平台:Quartus II | 大小:14KB | 下载0次
hoity11 在 2020-11-29 14:47:34 上传
说明:八位数码管99999999倒计时,适用于EGO1
开发平台:Verilog | 大小:1053KB | 下载0次
amberblack 在 2020-11-29 14:33:44 上传
说明:编写Verilog代码使之能正确描述下表所示的1bit JK触发器功能,其中Q+表示在时钟上升沿到来后的Q值。要求该触发器还具有异步复位的功能。
开发平台:VHDL | 大小:1KB | 下载0次
标签: