liuqia 在 2020-05-28 20:58:43 上传
说明:基于FPGA 的1602字符显示,双行显示,是8×8的点阵。
开发平台:Others | 大小:464KB | 下载0次
空空居士 在 2020-05-28 11:47:42 上传
说明:国产FPGA的UART参考设计IPCORE源代码。 The IP provides two kinds of simplified interface connected to EMIF bus and AHB bus for communication with 8051 core and ARM core.The two kinds of interface are full-duplex serial communication interface. Support programmable baud rate Synchronous mode, fixed baud rate 5-bi
开发平台:VHDL | 大小:3088KB | 下载0次
bisoyoang 在 2020-05-27 20:54:02 上传
说明:CORDIC 算法实现 圆周模式(不包括向量模式)
开发平台:Verilog | 大小:3KB | 下载0次
高频变压器 在 2020-05-27 09:29:47 上传
说明:清华的作业,数字电路的大作业1,采用原理图输入
开发平台:Verilog | 大小:1691KB | 下载0次
hurry0110 在 2020-05-26 21:55:04 上传
说明:网口UDP的FPGA仿真代码,经过测试能够实现预想功能
开发平台:Verilog | 大小:128KB | 下载4次
文树 在 2020-05-26 10:10:53 上传
说明:lvds_rx IP核硬件设计代码,使用时注意LVSD_RX模块的延时参数的设置,3.5倍时钟相位的设置
开发平台:Verilog | 大小:2KB | 下载1次
DD_BB 在 2020-05-25 22:48:58 上传
说明:ADC转换的驱动代码,很详细,很牛批,然后你看了就懂怎么用,不要说我为什么这么多话,没办法
开发平台:C/C++ | 大小:42KB | 下载0次
ArQ_C 在 2020-05-25 16:48:13 上传
说明:16点FFT浮点数运算VHDL实现,基于乘法器和加减法器
开发平台:VHDL | 大小:28KB | 下载1次
qwertytreq 在 2020-05-23 19:55:10 上传
说明:数字频率计代码,原理图都在这里自己打开看
开发平台:Proteus | 大小:85KB | 下载1次
自近水 在 2020-05-23 18:31:24 上传
说明:要求让LED来回进行闪烁,输入二进制的8以内的数让对应的灯亮
开发平台:Verilog | 大小:14KB | 下载0次
老工程师 在 2020-05-23 17:20:49 上传
说明:之前上载了一个串口接收模块,确实漏了一个文件,这次重新发一下。修改了PARITY_CHECK模块,这样可以支持无校验的应用。这个串口接收模块可以使用parameter参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数,并根据缓冲的大小配置FIFO就可以使用。对帧错误(停止位不为高),检验错误和读FIFO超时(FIFO满的情况下,有新的数据到)等现象进行了检查。
开发平台:Verilog | 大小:4KB | 下载2次
逢舟 在 2020-05-23 16:53:10 上传
说明:利用FPGA设计的简易数字频率计。有门控、计数器、七段码、动态扫描、八选一、38译码器、分频器、锁存器、频率显示等模块
开发平台:Others | 大小:1741KB | 下载0次
idn16284@yuoia.com 在 2020-05-23 11:03:30 上传
说明:ll mailboxes are disposed, once your mailbox has been deleted no one will ever b
开发平台:WINDOWS | 大小:11KB | 下载0次
孤——城 在 2020-05-23 09:20:34 上传
说明:用于设计验证Verilog HDL,适用于初学者
开发平台:Verilog | 大小:12493KB | 下载2次
mrlinus1 在 2020-05-22 18:17:14 上传
说明:Chip to chip link in verilog
开发平台:Verilog | 大小:58KB | 下载0次
mrlinus1 在 2020-05-22 18:12:37 上传
说明:Risc v processor core in verilog
开发平台:Verilog | 大小:274KB | 下载0次
zyy54342762 在 2020-05-22 14:22:03 上传
说明:采样cyclone4 实现3-8译码器功能
开发平台:Verilog | 大小:5218KB | 下载0次
zyy54342762 在 2020-05-22 14:17:30 上传
说明:altera DDR2 IP核使用
开发平台:Verilog | 大小:1KB | 下载0次
13570 在 2020-05-22 13:27:34 上传
说明:模24计数器的Quartus II文本输入设计及其test bench
开发平台:Quartus II | 大小:2KB | 下载1次
13570 在 2020-05-22 13:25:06 上传
说明:八选一数据选择器的Quartus II文本输入设计及其仿真波形,包括持续赋值和过程赋值两种方法。
开发平台:Quartus II | 大小:5KB | 下载1次
13570 在 2020-05-22 13:22:20 上传
说明:半加器和全加器的Quartus II文本输入设计及其仿真波形
开发平台:Quartus II | 大小:5KB | 下载0次
南屿Tin 在 2020-05-21 22:01:12 上传
说明:播放一段有200个音节的乐曲,文件齐全。使用quartusⅡ13.1进行编程,modelsim进行仿真
开发平台:Others | 大小:7746KB | 下载0次
asd2221 在 2020-05-20 18:38:47 上传
说明:simple SRAM controller based on AHB bus sram top
开发平台:VHDL | 大小:1KB | 下载0次
asd2221 在 2020-05-20 18:38:24 上传
说明:simple SRAM controller based on AHB bus sram core
开发平台:VHDL | 大小:1KB | 下载0次
asd2221 在 2020-05-20 18:36:50 上传
说明:simple SRAM controller based on AHB bus mbist
开发平台:VHDL | 大小:2KB | 下载0次
asd2221 在 2020-05-20 18:36:29 上传
说明:simple SRAM controller based on AHB bus
开发平台:VHDL | 大小:1KB | 下载0次
asd2221 在 2020-05-20 18:35:52 上传
说明:Sinple SRAM controller based on AHB bus
开发平台:VHDL | 大小:2KB | 下载0次
礼魂 在 2020-05-20 13:58:49 上传
说明:基于RTL8211以太网芯片开发的以太网通信代码,使用Quartus编程,FPGA板子为开发者
开发平台:Quartus II | 大小:31618KB | 下载5次
礼魂 在 2020-05-20 13:55:40 上传
说明:基于xilinx FPGA SPARTAN-6开发板的以太网通信代码,以太网芯片RTL8211EG,开发平台ISE
开发平台:Verilog | 大小:7403KB | 下载6次
皮皮帅 在 2020-05-20 12:14:13 上传
说明:1553B总线的编码器、解码器的verilog硬件描述语言的实现
开发平台:Verilog | 大小:31KB | 下载1次
标签: