NBALBJ 在 2019-12-24 09:04:26 上传
说明:双通道AD9226高速采集代码,使用逻辑分析仪观察波形。
开发平台:Verilog | 大小:10192KB | 下载1次
leo_fangyu 在 2019-12-24 00:10:46 上传
说明:RTL code 的SVA 验证方法,这本书讲的很详细,值的细细看
开发平台:Verilog | 大小:3560KB | 下载3次
pisces2333 在 2019-12-23 20:57:24 上传
说明:8421十进制计数器,VHDL语言,quartus2 可用
开发平台:VHDL | 大小:149KB | 下载0次
orcasdli 在 2019-12-23 13:41:40 上传
说明:IEEE Standard VHDL Language_2008 英文正式版本
开发平台:VHDL | 大小:3073KB | 下载0次
maxboss 在 2019-12-23 12:56:28 上传
说明:图像处理的基础文件:矩阵的实现,矩阵窗口是sobel以及后续卷积神经网络的基础
开发平台:Verilog | 大小:6079KB | 下载3次
maxboss 在 2019-12-23 11:42:23 上传
说明:一个FPGA综合小实验,RAM中初始存储了一副meizi.mif图像,刚下载程序到开发板你就能看见,然后PC通过串口向ram发送yuan.txt图像,LCD显示图像就会缓慢更改
开发平台:Verilog | 大小:9611KB | 下载0次
maxboss 在 2019-12-23 11:37:59 上传
说明:FPGA基本实验,我一般将该程序固化在开发板上,这样开发板就在平时充当了温度计的作用
开发平台:Verilog | 大小:520KB | 下载0次
maxboss 在 2019-12-23 11:18:39 上传
说明:用modelsim仿真FIFO,可以深刻理解FIFO运行方式,采用自动化仿真,打开modelsim-altera版本,打开工程,找到sim文件夹下的mpf文件即可打开工程,然后输入do run.do即可进行自动化仿真
开发平台:Verilog | 大小:9129KB | 下载0次
池暝dn 在 2019-12-22 16:39:36 上传
说明:基于xilinx的fpga时钟分频。 新手入门必备。
开发平台:VHDL | 大小:1601KB | 下载0次
池暝dn 在 2019-12-22 16:37:18 上传
说明:基于xilinx的fpga流水灯设计。 单个led灯间隔闪烁。
开发平台:VHDL | 大小:877KB | 下载0次
发仔 在 2019-12-22 15:26:17 上传
说明:写了arm与FPGA通信的程序,可以用spi,i2c等进行两者的数据交换
开发平台:C51 | 大小:7162KB | 下载0次
anandp57101919 在 2019-12-21 12:40:52 上传
说明:A structural code for up down counter.
开发平台:ActiveScript | 大小:10KB | 下载0次
rexut95 在 2019-12-21 03:32:36 上传
说明:Altera ByteBlaster II download cable system, so note
开发平台:VHDL | 大小:122KB | 下载0次
imap 在 2019-12-20 13:23:00 上传
说明:本书纸版由机械工业出版社于2014年出版,张强编著,电子版由华章分社(北京华章图文信息有限公司)全球范围内制作与发行
开发平台:Verilog | 大小:4744KB | 下载1次
凌风ts 在 2019-12-20 10:31:12 上传
说明:FPGA Verilog浮点数乘法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
开发平台:Verilog | 大小:1KB | 下载2次
凌风ts 在 2019-12-20 10:30:17 上传
说明:FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
开发平台:Verilog | 大小:1KB | 下载3次
凌风ts 在 2019-12-20 10:29:10 上传
说明:FPGA Verilog浮点数加法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
开发平台:Verilog | 大小:1KB | 下载4次
凌风ts 在 2019-12-20 10:24:57 上传
说明:FPGA Verilog浮点数减法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
开发平台:Verilog | 大小:1KB | 下载2次
Da-mo 在 2019-12-20 09:34:36 上传
说明:verilog 实现的VGA控制程序,配合开发板使用。
开发平台:Verilog | 大小:31318KB | 下载0次
Da-mo 在 2019-12-20 09:33:24 上传
说明:verilog 实现的uart与rs232通信程序。
开发平台:Verilog | 大小:9651KB | 下载0次
Da-mo 在 2019-12-20 09:32:10 上传
说明:verilog 实现的rs485与uart通信程序。
开发平台:Verilog | 大小:3449KB | 下载0次
Da-mo 在 2019-12-20 09:30:58 上传
说明:verilog 实现的LCD 控制程序,配合开发板使用。
开发平台:Verilog | 大小:7415KB | 下载0次
Da-mo 在 2019-12-20 09:25:17 上传
说明:Verilog实现的串口功能源代码,配合正点原子开发板使用。
开发平台:Verilog | 大小:9617KB | 下载0次
江小流儿 在 2019-12-19 16:00:35 上传
说明:FPGA数码管驱动模板,主要用于FPGA驱动8位一体数码管
开发平台:VHDL | 大小:4685KB | 下载0次
Hfmdhdk 在 2019-12-19 14:22:13 上传
说明:基于FPGA verilog HDL quartus 的抢答器的设计
开发平台:Quartus II | 大小:476KB | 下载1次
livelifes 在 2019-12-19 11:24:14 上传
说明:学习用的spi_master,全双工通信,已通过仿真
开发平台:Verilog | 大小:1KB | 下载0次
夕鱼森林 在 2019-12-19 10:52:18 上传
说明:用VHDL语言实现60进制的功能,并且可在本代码的基础上开发出其他进制功能。
开发平台:VHDL | 大小:7KB | 下载0次
a1-1 在 2019-12-19 04:56:23 上传
说明:Gina R. Smith - FPGAs 101, Everything you need to know to get started, 2010
开发平台:Others | 大小:5439KB | 下载0次
MyLee 在 2019-12-18 11:55:31 上传
说明:用于FPGA中采集到信号后,进行时域信号去直流
开发平台:Verilog | 大小:1KB | 下载1次
MyLee 在 2019-12-18 11:52:43 上传
说明:用于FPGA中,计算两个32bit的数的平方和
开发平台:Verilog | 大小:1KB | 下载0次
标签: