dagesdsd 在 2020-07-17 06:04:43 上传
说明:两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压信号并输出。这项功能内部 是通过集成的电阻串和反向的放大器实现。 这个双数字接口支持下述功能: 参照2009年3月 STM32F103xCDE数据手册 英文第5版
开发平台:C/C++ | 大小:960KB | 下载0次
wtq0 在 2020-07-16 21:56:19 上传
说明:设计用于体育比赛用的数字秒表, 要求:计时精度应大于l/100S, 计时器能显示1/100S的时间, 提供给计时器内部定时的时钟脉冲频率应大于l00Hz, 这里选用 1kHz 。源码文件
开发平台:Quartus II | 大小:808KB | 下载0次
wtq0 在 2020-07-16 21:55:01 上传
说明:掌握数字秒表语言设计方法。 2.掌握数字秒表实现方法。 3.融会贯通Verilog语言的功能 本压缩包是文档说明和源码全套的资源
开发平台:Quartus II | 大小:1109KB | 下载0次
wtq0 在 2020-07-16 21:51:47 上传
说明:以Verilog HDL硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。
开发平台:Quartus II | 大小:44KB | 下载0次
wtq0 在 2020-07-16 21:49:36 上传
说明:实现中采用 Verilog HDL 描述、 ModelSim 进行功能仿真、 Quartus II 进行逻辑综合和适配下载
开发平台:Quartus II | 大小:954KB | 下载0次
wtq0 在 2020-07-16 21:47:12 上传
说明:控制电路应能记忆所有楼层请求信号,并按方向优先控制规则依次响应:运行过程中先响应最早的请求,再响应后续的请求。如果无请求则停留当前层。如果有两个同时请求信号,则判断请求信号离当前层的距离,距离近的请求先响应,再响应较远的请求。每个请求信号保留至执行后清除。
开发平台:Quartus II | 大小:2526KB | 下载0次
wtq0 在 2020-07-16 21:45:41 上传
说明:自动电梯控制器,电梯内有八个输入按钮响应用户的上下楼层请求,并有八段数码管显示电梯当前所在楼层位置
开发平台:Quartus II | 大小:1645KB | 下载2次
wtq0 在 2020-07-16 21:44:06 上传
说明:熟练使用Altera QuartusII 仿真软件。 掌握verilog硬件描述语言进行硬件编程。 掌握状态机的原理,结构和设计。 理解FPGA技术的层次化设计方法。 理解并掌握电梯控制器的原理。
开发平台:Quartus II | 大小:518KB | 下载0次
wtq0 在 2020-07-16 21:41:26 上传
说明:本程序针对FPGA器件,用EDA工具软件Max+P1usⅡ,设计了一种出租车的计价器,它可以以十进制数的形式,直观地显示出租车行驶的里程和乘客应付的费用,具有一定的实际应用价值。
开发平台:Quartus II | 大小:3060KB | 下载0次
风源无相 在 2020-07-16 20:48:46 上传
说明:FPGA开发板OV1640 SD卡读写实验
开发平台:VHDL | 大小:21001KB | 下载3次
风源无相 在 2020-07-16 20:45:13 上传
说明:OV5640摄像头与RGB565图像显示实验
开发平台:VHDL | 大小:12238KB | 下载2次
风源无相 在 2020-07-16 20:40:55 上传
说明:PLL锁相环在FPGA开发板上的生成与使用
开发平台:VHDL | 大小:4768KB | 下载2次
风源无相 在 2020-07-16 20:26:47 上传
说明:DE3_FPGA开发板实现SD读写功能,友晶公司源代码
开发平台:VHDL | 大小:4313KB | 下载1次
mra1234 在 2020-07-16 08:14:09 上传
说明:《cpu自制入门》eagle文件及verilog代码
开发平台:Windows_Unix | 大小:226KB | 下载0次
小李z 在 2020-07-15 23:11:28 上传
说明:VHDL串口收发模块,分频,顶层,发送,接收
开发平台:VHDL | 大小:205KB | 下载0次
zh6346 在 2020-07-15 21:49:47 上传
说明:SDRAM 驱动,实现了同步并行数据的用户接口,方便用户理解和使用
开发平台:VHDL | 大小:4KB | 下载0次
严先生啊 在 2020-07-15 21:24:33 上传
说明:基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。
开发平台:Verilog | 大小:9315KB | 下载1次
11zsy 在 2020-07-15 12:08:50 上传
说明:停车场计数器结合计数器、有限状态机和数码管分时复用显示电路,用两个带去抖电路的按键代替光电传感器的输入,验证停车场计数器的功能。
开发平台:VHDL | 大小:12KB | 下载0次
Derfco 在 2020-07-15 06:46:59 上传
说明:HCSR04 design on VHDL
开发平台:VHDL | 大小:693KB | 下载0次
Derfco 在 2020-07-15 06:42:15 上传
说明:Alu design on Xilinx Vivado, have 4 bit adder, 4-bit subtractor, and, or, shif and displacement of bits, to the right and to the left
开发平台:VHDL | 大小:887KB | 下载0次
yuezhenwei622 在 2020-07-14 10:20:38 上传
说明:可以设置波特率、奇偶校验、数据位也可以设置
开发平台:Verilog | 大小:5KB | 下载1次
ee_xie 在 2020-07-13 18:03:50 上传
说明:搭建verilog测试平台,需要打印信息和产生clk、rstn信号时,可直接例化使用。
开发平台:Verilog | 大小:1KB | 下载1次
MegaMindSG 在 2020-07-13 04:22:50 上传
说明:Buzzer control in Verilog in Altera FPGA
开发平台:Verilog | 大小:3041KB | 下载0次
MegaMindSG 在 2020-07-13 04:21:20 上传
说明:12864 lcd on verilog altera
开发平台:Verilog | 大小:5078KB | 下载1次
MegaMindSG 在 2020-07-13 04:18:00 上传
说明:Altera ep4ce peripheral control - camera
开发平台:Verilog | 大小:8506KB | 下载0次
MegaMindSG 在 2020-07-13 04:17:59 上传
说明:Altera EP4Ce lm75A temp sensor
开发平台:Verilog | 大小:106KB | 下载1次
MegaMindSG 在 2020-07-13 04:12:55 上传
说明:altera ep4c3 peripheral control
开发平台:Verilog | 大小:3618KB | 下载0次
MegaMindSG 在 2020-07-13 04:10:59 上传
说明:Digital logic in verilog
开发平台:Verilog | 大小:2929KB | 下载0次
fdafdsjak 在 2020-07-10 18:14:53 上传
说明:在可以使蜂鸣器播放音乐的基础上, 增加播放音乐的数量, 要求播放的音乐 在三首以上。 在数码管上显示当前播放的音乐是第几首, 并使播放的音乐在数码管显示屏 上进行滚动(例如,当播放第一首歌曲使,数码管显示 000001,并且 1 由右向 左依次显示,其余位置为 0),当蜂鸣器播放下一首歌时,数码管的显示可以立 即加一,并且仍然由右向左滚动。
开发平台:Verilog | 大小:867KB | 下载0次
zhangxiangwei 在 2020-07-09 20:02:52 上传
说明:MIPS汇编程序和运行时模拟器。MARS是一个轻量级的交互式开发环境(IDE),用于使用MIPS汇编语言进行编程,旨在与Patterson和Hennessy的计算机组织和设计一起用于教育级别。
开发平台:Verilog | 大小:3888KB | 下载0次
标签: