liaovillain 在 2020-05-15 18:12:59 上传
说明:MIS603流水灯实验VERILOG、UCF文件,testbench文件
开发平台:VHDL | 大小:2017KB | 下载0次
阿Q不再画圆 在 2020-05-15 11:30:28 上传
说明:AD54J54测试程序,调试通过,里面包含jesd204b协议的使用以及错误纠正
开发平台:VHDL | 大小:10KB | 下载4次
calvintai63 在 2020-05-15 10:59:29 上传
说明:Quartus II 相關資料, STA, Megafunction
开发平台:Verilog | 大小:19147KB | 下载0次
饮水思源123 在 2020-05-15 09:05:07 上传
说明:128点fft的verilog。。。。。。。。。。。。。。。。。。
开发平台:Quartus II | 大小:238KB | 下载0次
123dasd12 在 2020-05-15 01:12:43 上传
说明:(This procedure to design an FPGA-based 4-phase stepper motor positioning control system. Direction set by the stepper motor circuit module, stepper motor stepper movement and positioning control module and the code output modules. The first two modules complete the motor rotation direction setting, exciting way of setting the angle and positioning of the conversion work, after a module for the point of view of the volume of converted output encoding.)
开发平台:PHP | 大小:4KB | 下载0次
123dasd12 在 2020-05-15 01:12:26 上传
说明:本程序设计一个基于FPGA的4相步进电机定位控制系统。由步进电机方向设定电路模块、步进电机步进移动与定位控制模块和编码输出模块构成。前两个模块完成电机旋转方向设定,激磁方式设定和定位角度的换算等工作,后一个模块用于对换算后的角度量编码输
开发平台:VHDL | 大小:457KB | 下载0次
Eric钟 在 2020-05-15 01:10:53 上传
说明:FIFO原理及代码编写
开发平台:Verilog | 大小:215KB | 下载1次
Eric钟 在 2020-05-15 01:06:25 上传
说明:Verilog数字系统设计教程 ( 第2版 )
开发平台:Verilog | 大小:6971KB | 下载2次
盖聂888 在 2020-05-14 19:33:53 上传
说明:用verilog来设计乘法器,非常全面,非常基础。
开发平台:VHDL | 大小:179KB | 下载0次
盖聂888 在 2020-05-14 19:32:51 上传
说明:用verilog来设计加法器,非常全面,非常基础。
开发平台:VHDL | 大小:320KB | 下载0次
盖聂888 在 2020-05-14 19:31:58 上传
说明:用verilog来设计计数器,非常的全,非常的基础
开发平台:VHDL | 大小:257KB | 下载0次
盖聂888 在 2020-05-14 19:30:41 上传
说明:用verilog来设计逻辑门、三态门、mux等
开发平台:VHDL | 大小:333KB | 下载0次
朝若沐夕 在 2020-05-14 17:39:10 上传
说明:Spartan3 Webpack 12.3 xc3s1200e-4fg320 1290 LUTs / 893 slices / 69.339 MHz 1 Multipliers
开发平台:VHDL | 大小:3KB | 下载0次
micoco 在 2020-05-14 15:22:51 上传
说明:Xilinx ISE软件快速教程,以创建一个工程为例
开发平台:C/C++ | 大小:7513KB | 下载0次
ethanzsq 在 2020-05-14 11:32:17 上传
说明:xilinx fpga各版本mmcm/pll动态配置RTL代码,包括testbench
开发平台:Verilog | 大小:1041KB | 下载1次
caffreychen11 在 2020-05-14 10:42:57 上传
说明:FPGA UART接口程序,支持波特率动态调整
开发平台:Verilog | 大小:10KB | 下载0次
xlp597400 在 2020-05-13 18:10:27 上传
说明:clinx7系列逻辑资源,内含代码,说明文件可供学习
开发平台:Verilog | 大小:25640KB | 下载0次
卡洛斯基 在 2020-05-13 15:41:57 上传
说明:FPGA与PC间基于PCIe和千兆以太网的通信设计
开发平台:Others | 大小:4303KB | 下载1次
Tq233 在 2020-05-13 13:16:59 上传
说明:采用片上ROM,利用查找表功能设计的正弦信号发生器
开发平台:VHDL | 大小:4KB | 下载0次
xyy98 在 2020-05-12 22:53:54 上传
说明:2位全加器的多种实现方法,有门级电路、组合电路、输入输出模型
开发平台:VHDL | 大小:1KB | 下载0次
xxVictor 在 2020-05-12 17:49:52 上传
说明:利用最小和法在Matlab中设计LDPC解码器。
开发平台:matlab | 大小:135KB | 下载0次
斯蒂芬斯掉分我 在 2020-05-12 14:12:54 上传
说明:用于硬件拨码使用,最高可到255字节,便宜耐用。
开发平台:C/C++ | 大小:253KB | 下载0次
2000flash 在 2020-05-12 14:11:35 上传
说明:Verilog编写 的AD7767采集驱动程序
开发平台:Verilog | 大小:3KB | 下载2次
2000flash 在 2020-05-12 13:56:48 上传
说明:本人自己编写的基于XILINX FPGA的与DSP总线通信的并且已经实际应用的完整工程,内容包含DSP与FPGA总线通信、同步串口通信和异步串口通信及数据缓存,SPI FLASH程序升级(SPI FLASH给FPGA和DSP程序升级)。可供大家学习讨论。
开发平台:VHDL | 大小:13425KB | 下载0次
李勇123 在 2020-05-12 11:41:15 上传
说明:本系统将STC89C54RD单片机用作主控制器。当GPS采集的位置坐标达到存储的预置坐标信息的范围内,主控制器将语音信息从语音芯片中读取出来,并转换成要输出的语音信号,再通过语音电路模块输出来实现语音的播报。与此同时,主控制芯片对程序里的文字信息来进行读取,再结合LCD显示模块显示其站点信息。通过位GPS采集的速度
开发平台:C/C++ | 大小:31KB | 下载0次
煎饼果孒 在 2020-05-11 21:37:47 上传
说明:FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件,它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较,FPGA/CPLD的规模比较大,它可以替代几十甚至几千块通用IC芯片。这样的FPGA/CPLD实际上就是一个子系统部件。 本次EDA课程设计就是利用VerilogHDL来设计设计一个延迟器
开发平台:Verilog | 大小:2KB | 下载0次
sktone 在 2020-05-11 15:53:55 上传
说明:verilog编写的XTP2046程序(转自小梅哥),新加了一个uart程序,可以将采集得到的x、y坐标通过xcom显示出来。
开发平台:Verilog | 大小:3729KB | 下载0次
sktone 在 2020-05-11 15:31:10 上传
说明:基于FPGA的2.4寸TFTLCD数字显示,数字包含16*8大小和32*16大小
开发平台:Verilog | 大小:4727KB | 下载0次
LC123456. 在 2020-05-11 15:20:10 上传
说明:华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码,使初学者能够迅速熟悉基本的HDL 建模;同时也列举了一些常用电路的代码
开发平台:C/C++ | 大小:356KB | 下载3次
暮行 在 2020-05-11 15:08:39 上传
说明:用FPGA实现8点fft,整个代码使用verilog编写,主要运用了加法器和乘法器,简单易懂
开发平台:Others | 大小:9762KB | 下载0次
标签: