CPLD_raoma
所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:39KB
下载次数:152
上传日期:2008-05-13 13:59:33
上 传 者:
lbswind
说明: 基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选
(CPLD based on the scrambling code and Descrambling codec design, scrambling code sequence with M realize, m sequence of series and frequency optional)
文件列表:
基于CPLD的扰码解扰码器设计.doc (95232, 2008-05-11)
近期下载者:
相关文件:
收藏者: