详细说明:卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2 -convolutional coding and Viterbi decoding when K 7:00 for reference convolutional encoding and Viterbi decoding with k 1 2 7 rate
相关搜索:
.vhd 编译器 VHDL 维特比 卷积码 Convolutional encoding and viterbi decoding with k HDB3译码的VHDL 卷积码编码 卷积编码的matlab仿真 Convolutional encoding 卷积交织 源代码 卷积编码 veril 维特比 编码 卷积 viterbi
[VIT2.1.6.zip] - viterbi 编译码器C源程序,rate=1/2 N=7
[viterbidecoder.zip] - 提供实现了(2,1,7)卷积码的维特比译码的源程序,采用了最大似然算法,介绍了软判决维特比译码算法过程的三个步骤:初始化、度量更新和回溯译码。
[juanjimabiancheng.rar] - matlab卷积码编译程序,有详细的中文注释,希望对你有所帮助。
[conv_enc_vertebi_dec.rar] - 给出了(2,1,3)卷积编码和维特比译码的源程序
[CRC算法和c语言实现.rar] - CRC的全称为Cyclic Redundancy Check,中文名称为循环冗余校验。它是一类重要的线性分组码,编码和解码方法简单,检错和纠错能力强,在通信领域广泛地用于实现差错控制
[weitebibianjiema.rar] - 维特比编解码,注释清楚详细,并有清楚的运行结果word文档
[hanming_HDL.rar] - 汉明码编解码的两个例程,作为单元模块分别调入所开发系统
[ruanying.rar] - viterbi的软硬判决方法,用matlab完成的验证
[code.rar] - CRC码生成器和卷积码的仿真程序。其中CRC码可以自定义生成多相式或字符串;卷积码可以自定义约束长度和码长。
[SKRETD(low_power).rar] - 硕士论文,viterbi译码器的低功耗设计,最后附带源码,VHDL
[viterbidecoder.zip] - 提供实现了(2,1,7)卷积码的维特比译码的源程序,采用了最大似然算法,介绍了软判决维特比译码算法过程的三个步骤:初始化、度量更新和回溯译码。
[juanjimabiancheng.rar] - matlab卷积码编译程序,有详细的中文注释,希望对你有所帮助。
[conv_enc_vertebi_dec.rar] - 给出了(2,1,3)卷积编码和维特比译码的源程序
[CRC算法和c语言实现.rar] - CRC的全称为Cyclic Redundancy Check,中文名称为循环冗余校验。它是一类重要的线性分组码,编码和解码方法简单,检错和纠错能力强,在通信领域广泛地用于实现差错控制
[weitebibianjiema.rar] - 维特比编解码,注释清楚详细,并有清楚的运行结果word文档
[hanming_HDL.rar] - 汉明码编解码的两个例程,作为单元模块分别调入所开发系统
[ruanying.rar] - viterbi的软硬判决方法,用matlab完成的验证
[code.rar] - CRC码生成器和卷积码的仿真程序。其中CRC码可以自定义生成多相式或字符串;卷积码可以自定义约束长度和码长。
[SKRETD(low_power).rar] - 硕士论文,viterbi译码器的低功耗设计,最后附带源码,VHDL
文件列表(点击判断是否您需要的文件,如果是垃圾请在下面评价投诉):
vitLib1
.......\@dual@port@r@a@m
.......\................\verilog.psm
.......\................\_primary.dat
.......\................\_primary.vhd
.......\acscell
.......\.......\verilog.psm
.......\.......\_primary.dat
.......\.......\_primary.vhd
.......\brm
.......\...\verilog.psm
.......\...\_primary.dat
.......\...\_primary.vhd
.......\decode
.......\......\verilog.psm
.......\......\_primary.dat
.......\......\_primary.vhd
.......\encode
.......\......\verilog.psm
.......\......\_primary.dat
.......\......\_primary.vhd
.......\fifo
.......\....\verilog.psm
.......\....\_primary.dat
.......\....\_primary.vhd
.......\metrics
.......\.......\verilog.psm
.......\.......\_primary.dat
.......\.......\_primary.vhd
.......\vittest
.......\.......\verilog.psm
.......\.......\_primary.dat
.......\.......\_primary.vhd
.......\_info
vittest.v
vitUserGuide.doc
vitLib1
.......\@dual@port@r@a@m
.......\................\verilog.psm
.......\................\_primary.dat
.......\................\_primary.vhd
.......\acscell
.......\.......\verilog.psm
.......\.......\_primary.dat
.......\.......\_primary.vhd
.......\brm
.......\...\verilog.psm
.......\...\_primary.dat
.......\...\_primary.vhd
.......\decode
.......\......\verilog.psm
.......\......\_primary.dat
.......\......\_primary.vhd
.......\encode
.......\......\verilog.psm
.......\......\_primary.dat
.......\......\_primary.vhd
.......\fifo
.......\....\verilog.psm
.......\....\_primary.dat
.......\....\_primary.vhd
.......\metrics
.......\.......\verilog.psm
.......\.......\_primary.dat
.......\.......\_primary.vhd
.......\vittest
.......\.......\verilog.psm
.......\.......\_primary.dat
.......\.......\_primary.vhd
.......\_info
vittest.v
vitUserGuide.doc