网站已改版,请使用新地址访问:点击访问
P 该工程实现了BDPSK调制器的设计,其中 要模块有差分编码 、分频 、延时 VHDL-FPGA-Verilog 247万源代码下载- www.pudn.com
 文件名称: P下载  收藏√  [投票:非常好  5  4  3  2  1 投票:太差了]
  所属分类: VHDL-FPGA-Verilog
  开发工具: Others
  文件大小: 3092 KB
  上传时间: 2015-05-06
  下载次数: 5
  提 供 者: zhaohong
 详细说明:该工程实现了BDPSK调制器的设计,其中的主要模块有差分编码模块、分频模块、延时模块等。该工程在Quartus软件下运行。-The project implements the design of BDPSK modulator, the main module has a differential coding module, frequency module, time delay module etc.. The operation of the project in Quartus software.
文件列表(点击判断是否您需要的文件,如果是垃圾请在下面评价投诉):
  P
  .\cf.bsf
  .\cf.v
  .\cf.v.bak
  .\Controller.bsf
  .\Controller.v
  .\Controller.v.bak
  .\db
  .\..\logic_util_heursitic.dat
  .\..\p.amm.cdb
  .\..\p.analyze_file.qmsg
  .\..\p.asm.qmsg
  .\..\p.asm.rdb
  .\..\p.cbx.xml
  .\..\p.cmp.kpt
  .\..\p.cmp.logdb
  .\..\p.cmp.rdb
  .\..\p.cmp_merge.kpt
  .\..\p.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
  .\..\p.cycloneive_io_sim_cache.45um_ii_1200mv_0c_slow.hsd
  .\..\p.cycloneive_io_sim_cache.45um_ii_1200mv_85c_slow.hsd
  .\..\p.db_info
  .\..\p.eda.qmsg
  .\..\p.fit.qmsg
  .\..\p.hier_info
  .\..\p.hif
  .\..\p.idb.cdb
  .\..\p.lpc.html
  .\..\p.lpc.rdb
  .\..\p.lpc.txt
  .\..\p.map.bpm
  .\..\p.map.cdb
  .\..\p.map.hdb
  .\..\p.map.kpt
  .\..\p.map.logdb
  .\..\p.map.qmsg
  .\..\p.map.rdb
  .\..\p.map_bb.cdb
  .\..\p.map_bb.hdb
  .\..\p.map_bb.logdb
  .\..\p.pre_map.cdb
  .\..\p.pre_map.hdb
  .\..\p.root_partition.map.reg_db.cdb
  .\..\p.routing.rdb
  .\..\p.rtlv.hdb
  .\..\p.rtlv_sg.cdb
  .\..\p.rtlv_sg_swap.cdb
  .\..\p.sgdiff.cdb
  .\..\p.sgdiff.hdb
  .\..\p.sld_design_entry.sci
  .\..\p.sld_design_entry_dsc.sci
  .\..\p.smart_action.txt
  .\..\p.sta.qmsg
  .\..\p.sta.rdb
  .\..\p.syn_hier_info
  .\..\p.tiscmp.fast_1200mv_0c.ddb
  .\..\p.tiscmp.slow_1200mv_0c.ddb
  .\..\p.tiscmp.slow_1200mv_85c.ddb
  .\..\p.tis_db_list.ddb
  .\..\prev_cmp_p.qmsg
  .\delay.bsf
  .\delay.v
  .\delay.v.bak
  .\fp.bsf
  .\fp.v
  .\fp.v.bak
  .\incremental_db
  .\..............\compiled_partitions
  .\..............\...................\p.db_info
  .\..............\...................\p.root_partition.cmp.cdb
  .\..............\...................\p.root_partition.cmp.dfp
  .\..............\...................\p.root_partition.cmp.hdb
  .\..............\...................\p.root_partition.cmp.kpt
  .\..............\...................\p.root_partition.cmp.logdb
  .\..............\...................\p.root_partition.cmp.rcfdb
  .\..............\...................\p.root_partition.map.cdb
  .\..............\...................\p.root_partition.map.dpi
  .\..............\...................\p.root_partition.map.hbdb.cdb
  .\..............\...................\p.root_partition.map.hbdb.hb_info
  .\..............\...................\p.root_partition.map.hbdb.hdb
  .\..............\...................\p.root_partition.map.hbdb.sig
  .\..............\...................\p.root_partition.map.hdb
  .\..............\...................\p.root_partition.map.kpt
  .\..............\README
  .\LookUpTable.bsf
  .\LookUpTable.v
  .\LookUpTable.v.bak
  .\modelsim.ini
  .\p.asm.rpt
  .\p.bdf
  .\p.done
  .\p.eda.rpt
  .\p.fit.rpt
  .\p.fit.smsg
  .\p.fit.summary
  .\p.flow.rpt
  .\p.jdi
  .\p.map.rpt
  .\p.map.smsg
  .\p.map.summary
 近期下载过的用户:  俞少迪 [查看上载者zhaohong的更多信息]
 输入关键字,在本站247万海量源码库中尽情搜索:  帮助
 [Matlab-Learning-materials.rar] - Matlab的相关学习资料,一共分15个章节,适合初学者。注意:资料没有讲解simulink。
 [IRproject_20150504.rar] - 可识别载波频率的学习型红外遥控器,STM32单片机
 [pci32_0_example.rar] - pci core 程序 FPGA 7系列ip核
 
 [ml605_pcie_x4_gen2.rar] - 使用与xilinx的ml605套件的pcie核程序,芯片 型号是v6系列的4通道的pcie设计。内部包括pcie ip核和用户端程序。已亲测。
 [QAM_verilog.rar] - 基于FPGA的16QAM,用verilog编写,其中DDS为自己编写,含设计文件和testbench。已通过moldesim软件仿真。
 [ddc1.rar] - 数字上变频,包括DDC,CIC,补偿FIR,FIR。
 [cycle_en_decoder.rar] - 卷积码编码/解码,Verilog语言实现,带仿真程序。