网站已改版,请使用新地址访问:点击访问
ml605_pcie_x4_gen2 使用与xilinx的 套件的 核程序,芯片 型号是v6系列的4通道的 设计。内部包 VHDL-FPGA-Verilog 252万源代码下载- www.pudn.com
 文件名称: ml605_pcie_x4_gen2下载  收藏√  [投票:非常好  5  4  3  2  1 投票:太差了]
  所属分类: VHDL-FPGA-Verilog
  开发工具: VHDL
  文件大小: 3862 KB
  上传时间: 2015-05-06
  下载次数: 17
  提 供 者: liangye
 详细说明:使用与xilinx的ml605套件的pcie核程序,芯片 型号是v6系列的4通道的pcie设计。内部包括pcie ip核和用户端程序。已亲测。-Xilinx ml605 using the kit pcie nuclear program, chip model is v6 series of 4-channel pcie design. Internal including pcie ip core and client programs. It has been pro-test.
文件列表(点击判断是否您需要的文件,如果是垃圾请在下面评价投诉):
  ml605_pcie_x4_gen2\iseconfig\v6_pcie_v1_7.projectmgr
  ..................\.........\v6_pcie_v1_7.xreport
  ..................\ml605_pcie_x4_gen2.cgc
  ..................\ml605_pcie_x4_gen2.cgp
  ..................\readme.txt
  ..................\....y_for_download\make_plat_mcs.bat
  ..................\..................\ml605_pcie_x4_gen2.cfi
  ..................\..................\ml605_pcie_x4_gen2.mcs
  ..................\..................\ml605_pcie_x4_gen2.prm
  ..................\..................\ml605_program_platflash.cmd
  ..................\v6_pcie_v1_7\example_design\EP_MEM.v
  ..................\............\..............\pcie_app_v6.v
  ..................\............\..............\pci_exp_4_lane_64b_ep.v
  ..................\............\..............\PIO.v
  ..................\............\..............\PIO_64.v
  ..................\............\..............\PIO_64_RX_ENGINE.v
  ..................\............\..............\PIO_64_TX_ENGINE.v
  ..................\............\..............\PIO_EP.v
  ..................\............\..............\PIO_EP_MEM_ACCESS.v
  ..................\............\..............\PIO_TO_CTRL.v
  ..................\............\..............\xilinx_pcie_2_0_ep_v6.v
  ..................\............\..............\xilinx_pcie_2_0_ep_v6_04_lane_gen2_xc6vlx240t-ff1156-1_ML605.ucf
  ..................\............\implement\implement.bat
  ..................\............\.........\implement.log
  ..................\............\.........\implement.sh
  ..................\............\.........\results\mapped.mrp
  ..................\............\.........\.......\routed.bit
  ..................\............\.........\.......\routed.ncd
  ..................\............\.........\.......\routed.pad
  ..................\............\.........\.......\routed.par
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.cmd
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.log
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.ngc
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.ngc_xst.xrpt
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.ngr
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.prj
  ..................\............\.........\xilinx_pcie_2_0_ep_v6.xcf
  ..................\............\.........\xst.srp
  ..................\............\source\gtx_drp_chanalign_fix_3752_v6.v
  ..................\............\......\gtx_rx_valid_filter_v6.v
  ..................\............\......\gtx_tx_sync_rate_v6.v
  ..................\............\......\gtx_wrapper_v6.v
  ..................\............\......\pcie_2_0_v6.v
  ..................\............\......\pcie_brams_v6.v
  ..................\............\......\pcie_bram_top_v6.v
  ..................\............\......\pcie_bram_v6.v
  ..................\............\......\pcie_clocking_v6.v
  ..................\............\......\pcie_gtx_v6.v
  ..................\............\......\pcie_pipe_lane_v6.v
  ..................\............\......\pcie_pipe_misc_v6.v
  ..................\............\......\pcie_pipe_v6.v
  ..................\............\......\pcie_reset_delay_v6.v
  ..................\............\......\pcie_upconfig_fix_3451_v6.v
  ..................\............\......\v6_pcie_v1_7.v
  ..................\............\v6_pcie_readme.txt
  ..................\v6_pcie_v1_7.gise
  ..................\v6_pcie_v1_7.veo
  ..................\v6_pcie_v1_7.xco
  ..................\v6_pcie_v1_7.xise
  ..................\v6_pcie_v1_7_flist.txt
  ..................\v6_pcie_v1_7_ise12migration.zip
  ..................\v6_pcie_v1_7_summary.html
  ..................\v6_pcie_v1_7_xmdf.tcl
  ..................\_xmsgs\pn_parser.xmsgs
  ..................\v6_pcie_v1_7\implement\results
  ..................\............\example_design
  ..................\............\implement
  ..................\............\source
  ..................\iseconfig
  ..................\ready_for_download
  ..................\v6_pcie_v1_7
  ..................\_xmsgs
  ml605_pcie_x4_gen2
  基于PCIExpress总线的数据采集设备实现_吴建飞.pdf
 近期下载过的用户:  koo hahahahah wang 王涛 chen [查看上载者liangye的更多信息]
 输入关键字,在本站252万海量源码库中尽情搜索:  帮助
 [WinCEMEMMgr.rar] - 此软件是对于WinCE内部寄存器位的动态管理软件,不包含源码!可以查询状态或者改变状态!
 [pci32_0_example.rar] - pci core 程序 FPGA 7系列ip核
 [Verilog-HDL-for-entering-Huawei.rar] - Verilog HDL 华为入门教程 想去华为的可以学习下
 
 [1---Serial-interface-(RS-232).rar] - Verilog HDL编写的RS232通信接口,包含RS232接口通信原理解析和编程实现文档
 [SMS4_code.rar] - 用Verilog实现国内第一个商用密码算法SMS4的加密和解密。
 [ethernet_tri_mode_rtl.tar.gz] - 以太网控制器verilog,含有mac,mii接口
 [QAM_verilog.rar] - 基于FPGA的16QAM,用verilog编写,其中DDS为自己编写,含设计文件和testbench。已通过moldesim软件仿真。
 [LuFanOpenCV_V1.rar] - 项目设计并实现了一个具有闯入报警功能的智能监控系统。该系统包括视频采集、视觉分析与输出报警几个功能。其中视觉分析部分利用OpenCV图像处理技术对采集得到的图像进行处理,根据图像中是否包含闯入者进行判别报警。如果判别出有非法闯入者,系统自动启动记录,将视频内容保存入磁盘,并通过串口通信将报警信号发送
 [AD_IIR_DA.rar] - 该工程是信号经过ADS8326采集后,经过一个10阶带通IIR滤波器后,再经过10阶的带阻IIR滤波器,最后经过tlv5638输出。也可以选择信号经过AD采集后,直接送到DA输出。
 [fpga_pid.zip] - 在FPGA内使用PID算法反馈控制小车速度和方向,四电机独立