网站已改版,请使用新地址访问:点击访问
DDR3_128M16bit_2Port64bit Xilinx spartan6 驱动,编程语言Verilog,基于MCB硬核。 VHDL-FPGA- 263万源代码下载- www.pudn.com
 文件名称: DDR3_128M16bit_2Port64bit下载  收藏√  [投票:非常好  5  4  3  2  1 投票:太差了]
  所属分类: VHDL-FPGA-Verilog
  开发工具: VHDL
  文件大小: 1517 KB
  上传时间: 2016-09-10
  下载次数: 0
  提 供 者: 艾顺义
 详细说明:Xilinx spartan6 DDR3驱动,编程语言Verilog,基于MCB硬核。-Xilinx spartan6 DDR3 driver based on MCB ip core,coding by verilog.
文件列表(点击判断是否您需要的文件,如果是垃圾请在下面评价投诉):
  DDR3_128M16bit_2Port64bit
  .........................\chipscope
  .........................\.........\DDR_calibration.cdc
  .........................\.........\DDR_chipscope.cdc
  .........................\Ipcore
  .........................\......\DDR3_MCB_mdl
  .........................\......\............\coregen.cgp
  .........................\......\............\coregen.log
  .........................\......\............\create_DDR3_MCB_mdl.tcl
  .........................\......\............\DDR3_MCB_mdl
  .........................\......\............\DDR3_MCB_mdl.gise
  .........................\......\............\DDR3_MCB_mdl.ncf
  .........................\......\............\DDR3_MCB_mdl.veo
  .........................\......\............\DDR3_MCB_mdl.xco
  .........................\......\............\DDR3_MCB_mdl.xise
  .........................\......\............\............\docs
  .........................\......\............\............\....\ug388.pdf
  .........................\......\............\............\....\ug416.pdf
  .........................\......\............\............\example_design
  .........................\......\............\............\..............\datasheet.txt
  .........................\......\............\............\..............\log.txt
  .........................\......\............\............\..............\mig.prj
  .........................\......\............\............\..............\par
  .........................\......\............\............\..............\...\create_ise.bat
  .........................\......\............\............\..............\...\example_top.ucf
  .........................\......\............\............\..............\...\icon_coregen.xco
  .........................\......\............\............\..............\...\ila_coregen.xco
  .........................\......\............\............\..............\...\ise_flow.bat
  .........................\......\............\............\..............\...\ise_run.txt
  .........................\......\............\............\..............\...\makeproj.bat
  .........................\......\............\............\..............\...\mem_interface_top.ut
  .........................\......\............\............\..............\...\readme.txt
  .........................\......\............\............\..............\...\rem_files.bat
  .........................\......\............\............\..............\...\set_ise_prop.tcl
  .........................\......\............\............\..............\...\vio_coregen.xco
  .........................\......\............\............\..............\rtl
  .........................\......\............\............\..............\...\example_top.v
  .........................\......\............\............\..............\...\infrastructure.v
  .........................\......\............\............\..............\...\mcb_controller
  .........................\......\............\............\..............\...\..............\iodrp_controller.v
  .........................\......\............\............\..............\...\..............\iodrp_mcb_controller.v
  .........................\......\............\............\..............\...\..............\mcb_raw_wrapper.v
  .........................\......\............\............\..............\...\..............\mcb_soft_calibration.v
  .........................\......\............\............\..............\...\..............\mcb_soft_calibration_top.v
  .........................\......\............\............\..............\...\..............\mcb_ui_top.v
  .........................\......\............\............\..............\...\memc_tb_top.v
  .........................\......\............\............\..............\...\memc_wrapper.v
  .........................\......\............\............\..............\...\traffic_gen
  .........................\......\............\............\..............\...\...........\afifo.v
  .........................\......\............\............\..............\...\...........\cmd_gen.v
  .........................\......\............\............\..............\...\...........\cmd_prbs_gen.v
  .........................\......\............\............\..............\...\...........\data_prbs_gen.v
  .........................\......\............\............\..............\...\...........\init_mem_pattern_ctr.v
  .........................\......\............\............\..............\...\...........\mcb_flow_control.v
  .........................\......\............\............\..............\...\...........\mcb_traffic_gen.v
  .........................\......\............\............\..............\...\...........\rd_data_gen.v
  .........................\......\............\............\..............\...\...........\read_data_path.v
  .........................\......\............\............\..............\...\...........\read_posted_fifo.v
  .........................\......\............\............\..............\...\...........\sp6_data_gen.v
  .........................\......\............\............\..............\...\...........\tg_status.v
  .........................\......\............\............\..............\...\...........\v6_data_gen.v
  .........................\......\............\............\..............\...\...........\write_data_path.v
  .........................\......\............\............\..............\...\...........\wr_data_gen.v
  .........................\......\............\............\..............\sim
  .........................\......\............\............\..............\...\functional
  .........................\......\............\............\..............\...\..........\DDR3_MCB_mdl.prj
  .........................\......\............\............\..............\...\..........\ddr3_model_c3.v
  .........................\......\............\............\..............\...\..........\ddr3_model_parameters_c3.vh
  .........................\......\............\............\..............\...\..........\isim.bat
  .........................\......\............\............\..............\...\..........\isim.tcl
  .........................\......\............\............\..............\...\..........\readme.txt
  .........................\......\............\............\..............\...\..........\sim.do
  .........................\......\............\............\..............\...\..........\sim_tb_top.v
  .........................\......\............\............\..............\synth
  .........................\......\............\............\..............\.....\example_top.lso
  .........................\......\............\............\..............\.....\example_top.prj
  .........................\......\............\............\..............\.....\mem_interface_top_synp.sdc
  .........................\......\............\............\..............\.....\script_synp.tcl
  .........................\......\............\............\user_design
  .........................\......\............\............\...........\datasheet.txt
  .........................\......\............\............\...........\log.txt
  .........................\......\............\............\...........\mig.prj
  .........................\......\............\............\...........\par
  .........................\......\............\............\...........\...\create_ise.bat
  .........................\......\............\............\...........\...\DDR3_MCB_mdl.ucf
  .........................\......\............\............\...........\...\icon_coregen.xco
  .........................\......\............\............\...........\...\ila_coregen.xco
  .........................\......\............\............\...........\...\ise_flow.bat
  .........................\......\............\............\...........\...\ise_run.txt
  .........................\......\............\............\...........\...\makeproj.bat
  .........................\......\............\............\...........\...\mem_interface_top.ut
  .........................\......\............\............\...........\...\readme.txt
  .........................\......\............\............\...........\...\rem_files.bat
  .........................\......\............\............\...........\...\set_ise_prop.tcl
  .........................\......\............\............\...........\...\vio_coregen.xco
  .........................\......\............\............\...........\rtl
  .........................\......\............\............\...........\...\DDR3_MCB_mdl.v
  .........................\......\............\............\...........\...\infrastructure.v
  .........................\......\............\............\...........\...\mcb_controller
  .........................\......\............\............\...........\...\..............\iodrp_controller.v
 输入关键字,在本站263万海量源码库中尽情搜索:  帮助