DVI_HDMI.rar_HDMI_DVI_文章/文档下载-pudn.com

<html xmlns="http://www.w3.org/1999/xhtml"> <head> <meta charset="utf-8"> <meta name="generator" content="pdf2htmlEX"> <meta http-equiv="X-UA-Compatible" content="IE=edge,chrome=1"> <link rel="stylesheet" href="https://static.pudn.com/base/css/base.min.css"> <link rel="stylesheet" href="https://static.pudn.com/base/css/fancy.min.css"> <link rel="stylesheet" href="https://static.pudn.com/prod/directory_preview_static/62522aa674bc5c0105bafbe7/raw.css"> <script src="https://static.pudn.com/base/js/compatibility.min.js"></script> <script src="https://static.pudn.com/base/js/pdf2htmlEX.min.js"></script> <script> try{ pdf2htmlEX.defaultViewer = new pdf2htmlEX.Viewer({}); }catch(e){} </script> <title></title> </head> <body> <div id="sidebar" style="display: none"> <div id="outline"> </div> </div> <div id="pf1" class="pf w0 h0" data-page-no="1"><div class="pc pc1 w0 h0"><img class="bi x0 y0 w1 h1" alt="" src="https://static.pudn.com/prod/directory_preview_static/62522aa674bc5c0105bafbe7/bg1.jpg"><div class="t m0 x1 h2 y1 ff1 fs0 fc0 sc0 ls0 ws0">© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net</div><div class="t m0 x2 h3 y2 ff2 fs0 fc1 sc0 ls0 ws0">第 29 卷 　第 7 期</div><div class="t m0 x2 h3 y3 ff3 fs1 fc1 sc0 ls0 ws0">2008 年 7 月</div><div class="t m0 x3 h4 y2 ff4 fs2 fc1 sc0 ls0 ws0">半 　导 　体 　学 　报</div><div class="t m0 x4 h5 y3 ff3 fs3 fc1 sc0 ls0 ws0">J OU RNAL OF SEMICONDUC TO RS</div><div class="t m0 x5 h3 y2 ff3 fs1 fc1 sc0 ls0 ws0">Vol. 29 　No. 7</div><div class="t m0 x6 h6 y3 ff3 fs1 fc1 sc0 ls0 ws0">July ,2008</div><div class="t m0 x7 h7 y4 ff5 fs4 fc1 sc0 ls0 ws0">3 国家自然科学基金</div><div class="t m0 x8 h8 y5 ff3 fs5 fc1 sc0 ls0 ws0">(</div><div class="t m0 x9 h9 y4 ff2 fs4 fc1 sc0 ls0 ws0">批准号 :60676033</div><div class="t m0 xa h8 y5 ff3 fs5 fc1 sc0 ls0 ws0">)</div><div class="t m0 xb h9 y4 ff2 fs4 fc1 sc0 ls0 ws0">和西安市科技计划创新基金</div><div class="t m0 xc h8 y5 ff3 fs5 fc1 sc0 ls0 ws0">(</div><div class="t m0 xd h9 y4 ff2 fs4 fc1 sc0 ls0 ws0">批准号 :GG04001</div><div class="t m0 xe h8 y5 ff3 fs5 fc1 sc0 ls0 ws0">)</div><div class="t m0 xf h9 y4 ff2 fs4 fc1 sc0 ls0 ws0">资助项目</div><div class="t m0 x7 ha y6 ff6 fs4 fc1 sc0 ls0 ws0">g 通信作者. Email :xiaoj02 @st . lzu. edu. cn</div><div class="t m0 x7 h7 y7 ff2 fs4 fc1 sc0 ls0 ws0">　2007212219 收到 ,2008203213 定稿 Ζ2008 中国电子学会</div><div class="t m0 x10 hb y8 ff4 fs7 fc1 sc0 ls0 ws0">基于 DVI 的时钟数据恢复电路设计</div><div class="t m0 x11 hc y9 ff5 fs2 fc1 sc0 ls0 ws0">3</div><div class="t m1 x12 hd ya ff2 fs9 fc1 sc0 ls0 ws0">肖 　剑</div><div class="t m0 x13 ha yb ff3 fs6 fc1 sc0 ls0 ws0">1 ,2 ,g</div><div class="t m1 x14 hd ya ff2 fs9 fc1 sc0 ls0 ws0">　陈贵灿</div><div class="t m0 x15 he yb ff3 fs6 fc1 sc0 ls0 ws0">2</div><div class="t m1 x16 hd ya ff2 fs9 fc1 sc0 ls0 ws0">　张福甲</div><div class="t m0 x17 he yb ff3 fs6 fc1 sc0 ls0 ws0">1</div><div class="t m1 x18 hd ya ff2 fs9 fc1 sc0 ls0 ws0">　王永顺</div><div class="t m0 x19 he yb ff3 fs6 fc1 sc0 ls0 ws0">3</div><div class="t m0 x1a he yc ff3 fs6 fc1 sc0 ls0 ws0">(</div><div class="t m0 x1b h9 yd ff3 fs6 fc1 sc0 ls0 ws0">1 兰州大学物理科学与技术学院 , 兰州 　730000</div><div class="t m0 x1c he yc ff3 fs6 fc1 sc0 ls0 ws0">)</div><div class="t m0 x1d he ye ff3 fs6 fc1 sc0 ls0 ws0">(</div><div class="t m0 x1e h9 yf ff3 fs6 fc1 sc0 ls0 ws0">2 西安交通大学微电子研究所 , 西安 　710049</div><div class="t m0 x1f he ye ff3 fs6 fc1 sc0 ls0 ws0">)</div><div class="t m0 x20 he y10 ff3 fs6 fc1 sc0 ls0 ws0">(</div><div class="t m0 x21 h9 y11 ff3 fs6 fc1 sc0 ls0 ws0">3 兰州交通大学电子与信息工程学院 , 兰州 　730070</div><div class="t m0 x22 he y10 ff3 fs6 fc1 sc0 ls0 ws0">)</div><div class="t m0 x23 h3 y12 ff4 fs0 fc1 sc0 ls0 ws0">摘要 : 设计了一种实现 DVI</div><div class="t m0 x24 h6 y13 ff3 fs1 fc1 sc0 ls0 ws0">(</div><div class="t m0 x25 h6 y12 ff3 fs1 fc1 sc0 ls0 ws0">digital visual interface</div><div class="t m0 x26 h6 y13 ff3 fs1 fc1 sc0 ls0 ws0">)</div><div class="t m0 x27 h3 y12 ff2 fs0 fc1 sc0 ls0 ws0">数字视频信号接收器的新型时钟数据恢复电路. 通过在过采样电路和</div><div class="t m0 x23 hf y14 ff2 fs0 fc1 sc0 ls0 ws0">数字锁相环之间增加弹性缓冲电路 ,在实现 10bit 数据恢复的同时 ,使采样时钟频率减小为数据频率的 215 倍 ,DPLL 同时</div><div class="t m0 x23 hf y15 ff2 fs0 fc1 sc0 ls0 ws0">对 10bit 并行的数据进行相位检测判断 ,提高了判断的正确率 ,使数据传输的误码率得到改善. 采用 SMIC 0118</div><div class="t m0 x28 h3 y16 ff2 fs0 fc1 sc0 ls0 ws0">μ</div><div class="t m0 x5 h5 y15 ff3 fs3 fc1 sc0 ls0 ws0">m CMOS</div><div class="t m0 x23 hf y17 ff2 fs0 fc1 sc0 ls0 ws0">工艺流片 ,测试结果表明 ,输入三路并行的 1165Gbps/ ch U XGA 格式像素数据和传输电缆长度 2m 条件下 ,输出系统时钟</div><div class="t m0 x23 hf y18 ff2 fs0 fc1 sc0 ls0 ws0">信号最大抖动峰2峰值为 183ps ,均方值为 24ps ,满足 DVI 规范要求.</div><div class="t m0 x23 h3 y19 ff4 fs0 fc1 sc0 ls0 ws0">关键词 : DVI ; 时钟数据恢复; 过采样; D PLL</div><div class="t m0 x29 h10 y1a ff8 fs1 fc1 sc0 ls0 ws0">PACC: 0130Q 　　　EEACC : 1265A ; 2570D</div><div class="t m0 x23 hf y1b ff4 fs0 fc1 sc0 ls0 ws0">中图分类号 : TN47 　　　文献标识码 : A 　　　文章编号 : 025324177</div><div class="t m0 x2a h5 y1c ff3 fs3 fc1 sc0 ls0 ws0">(</div><div class="t m0 x2b h6 y1b ff3 fs1 fc1 sc0 ls0 ws0">2008</div><div class="t m0 x2c h5 y1c ff3 fs3 fc1 sc0 ls0 ws0">)</div><div class="t m0 x2d hf y1b ff3 fs1 fc1 sc0 ls0 ws0">0721417205</div><div class="t m0 x2 hd y1d ff8 fsa fc1 sc0 ls0 ws0">1 　引言</div><div class="t m0 x23 h11 y1e ff2 fsb fc1 sc0 ls0 ws0">近年来 ,随着 L CD , PD P 等平板显示技术的发展以</div><div class="t m0 x2 h11 y1f ff2 fsb fc1 sc0 ls0 ws0">及人们对视频显示效果的追求 ,以数字视频接口</div><div class="t m0 x2e h12 y20 ff3 fsc fc1 sc0 ls0 ws0">(</div><div class="t m0 x2f h13 y1f ff3 fsc fc1 sc0 ls0 ws0">digit2</div><div class="t m0 x2 h12 y21 ff3 fsc fc1 sc0 ls0 ws0">al visual interf ace ,DVI</div><div class="t m0 x30 h12 y22 ff3 fsc fc1 sc0 ls0 ws0">)</div><div class="t m0 x31 h11 y21 ff2 fsb fc1 sc0 ls0 ws0">为代表的数字显示接口替代传</div><div class="t m0 x2 h11 y23 ff2 fsb fc1 sc0 ls0 ws0">统的模拟接口已成为必然趋势. 基于 Silicon Image 公</div><div class="t m0 x2 h11 y24 ff2 fsb fc1 sc0 ls0 ws0">司 T. M. D . S. 技术的 D V I 数字视频接口通过先进的编</div><div class="t m0 x2 h11 y25 ff2 fsb fc1 sc0 ls0 ws0">码算法将 8bit 的像素数据转换成 10bit 的最小变换差</div><div class="t m0 x2 h11 y26 ff2 fsb fc1 sc0 ls0 ws0">分信号 ,削弱了传输电缆中交叉电磁干扰</div><div class="t m0 x32 h12 y27 ff3 fsc fc1 sc0 ls0 ws0">(</div><div class="t m0 x33 h12 y26 ff3 fsc fc1 sc0 ls0 ws0">EMI</div><div class="t m0 x34 h12 y27 ff3 fsc fc1 sc0 ls0 ws0">)</div><div class="t m0 x35 h11 y26 ff3 fsc fc1 sc0 ls0 ws0">,同时</div><div class="t m0 x2 h11 y28 ff2 fsb fc1 sc0 ls0 ws0">为接收端提供时钟恢复信号. 在 1600 ×1200 的分辨率</div><div class="t m0 x2 h11 y29 ff2 fsb fc1 sc0 ls0 ws0">和场频为 60Hz 的 U XGA 格式下 , 单个通道的数据传</div><div class="t m0 x2 h13 y2a ff2 fsb fc1 sc0 ls0 ws0">输速率高达 1165G Hz/ bps , 如此高的数据传输速率使</div><div class="t m0 x2 h11 y2b ff2 fsb fc1 sc0 ls0 ws0">得在接收端对三通道时钟数据的恢复成为设计的关</div><div class="t m0 x2 h11 y2c ff2 fsb fc1 sc0 ls0 ws0">键</div><div class="t m0 x36 h14 y2d ff3 fse fc1 sc0 ls0 ws0">[1～3]</div><div class="t m0 x37 h12 y2c ff3 fsc fc1 sc0 ls0 ws0">.</div><div class="t m0 x23 h11 y2e ff2 fsb fc1 sc0 ls0 ws0">采用过采样技术的时钟数据恢复具有电路简单、易</div><div class="t m0 x2 h11 y2f ff2 fsb fc1 sc0 ls0 ws0">于实现、成本低的特点 ,但是采用这种方法由于采样时</div><div class="t m0 x2 h11 y30 ff2 fsb fc1 sc0 ls0 ws0">钟为多相位输出的时钟信号 ,相位数甚至高达 30 个相</div><div class="t m0 x2 h11 y31 ff2 fsb fc1 sc0 ls0 ws0">位 ,这对 PLL 的性能是一个很大的挑战. 作者提出了一</div><div class="t m0 x2 h11 y32 ff2 fsb fc1 sc0 ls0 ws0">种实现 D VI 中数字视频信号接收的方法 ,时钟数据恢</div><div class="t m0 x2 h11 y33 ff2 fsb fc1 sc0 ls0 ws0">复采用 3 ×过采样技术 ,设计了一种新的时钟数据恢复</div><div class="t m0 x2 h11 y34 ff2 fsb fc1 sc0 ls0 ws0">电路 ,在实现时钟数据恢复的同时 ,使采样时钟频率减</div><div class="t m0 x2 h13 y35 ff2 fsb fc1 sc0 ls0 ws0">小为数据频率的 215 倍 , 使得电荷泵 PLL 只需输出 12</div><div class="t m0 x2 h11 y36 ff2 fsb fc1 sc0 ls0 ws0">相位的采样时钟信号 ,与文献[ 4 ]相比极大地减小了电</div><div class="t m0 x2 h11 y37 ff2 fsb fc1 sc0 ls0 ws0">荷泵 PLL 的设计难度和功耗 ,采用该方法设计的数字</div><div class="t m0 x2 h11 y38 ff2 fsb fc1 sc0 ls0 ws0">视频信号接收芯片实现了 D V I 单链路数字视频信号接</div><div class="t m0 x2 h13 y39 ff2 fsb fc1 sc0 ls0 ws0">收 ,支持三路并行的 1165Gbps/ ch 的 U X GA 格式像素</div><div class="t m0 x2 h11 y3a ff2 fsb fc1 sc0 ls0 ws0">数据传输 ,数据传输速率比文献[5 ]提高了 60 %的情况</div><div class="t m0 x2 h11 y3b ff2 fsb fc1 sc0 ls0 ws0">下 ,像素数据传输误码率低至 10</div><div class="t m0 x38 h15 y3c ff3 fsf fc1 sc0 ls0 ws0">- 11</div><div class="t m0 x39 h12 y3b ff3 fsc fc1 sc0 ls0 ws0">.</div><div class="t m0 x3a hd y1d ff8 fsa fc1 sc0 ls0 ws0">2 　数字视频信号接收系统方案</div><div class="t m0 x3b h11 y1e ff2 fsb fc1 sc0 ls0 ws0">图 1 是实现 DVI 数字视频信号接收器的系统方案</div><div class="t m0 x3a h11 y1f ff2 fsb fc1 sc0 ls0 ws0">框图 ,由阻抗匹配电路、预放大电路、过采样电路、弹性</div><div class="t m0 x3a h11 y21 ff2 fsb fc1 sc0 ls0 ws0">缓冲器、数字锁相环</div><div class="t m0 x3c h12 y22 ff3 fsc fc1 sc0 ls0 ws0">(</div><div class="t m0 x3d h12 y21 ff3 fsc fc1 sc0 ls0 ws0">D PLL</div><div class="t m0 x3e h12 y22 ff3 fsc fc1 sc0 ls0 ws0">)</div><div class="t m0 x3f h11 y21 ff2 fsb fc1 sc0 ls0 ws0">、一个公用的电荷泵 PLL 、</div><div class="t m0 x3a h11 y23 ff2 fsb fc1 sc0 ls0 ws0">通道同步电路、解码及同步检测电路组成</div><div class="t m0 x40 h14 y3d ff3 fse fc1 sc0 ls0 ws0">[4～7]</div><div class="t m0 x41 h11 y23 ff3 fsc fc1 sc0 ls0 ws0">. D V I 接</div><div class="t m0 x3a h11 y24 ff2 fsb fc1 sc0 ls0 ws0">收器从发送器端收到 N M Hz 基准时钟和 10 N M Hz/</div><div class="t m0 x3a h13 y25 ff3 fsc fc1 sc0 ls0 ws0">bps 的串行数据 ,电荷泵 PLL 产生 215 N M Hz ,12 个等</div><div class="t m0 x3a h11 y26 ff2 fsb fc1 sc0 ls0 ws0">相差的相位时钟 C K_p h [0 :11 ] ; 从连接电缆上接收的</div><div class="t m0 x3a h11 y28 ff2 fsb fc1 sc0 ls0 ws0">串行像素数据经过精密的 50</div><div class="t m0 x42 h11 y3e ff2 fsb fc1 sc0 ls0 ws0">Ω</div><div class="t m0 x43 h11 y28 ff2 fsb fc1 sc0 ls0 ws0">阻抗匹配及预放大后送</div><div class="t m0 x3a h11 y29 ff2 fsb fc1 sc0 ls0 ws0">入 3 ×过采样电路 ,过采样电路对每个串行 bit 在 12 个</div><div class="t m0 x3a h11 y2a ff2 fsb fc1 sc0 ls0 ws0">相位时钟上升沿完成 3 次采样 ,4bit 串行像素数据就转</div><div class="t m0 x3a h11 y2b ff2 fsb fc1 sc0 ls0 ws0">换成 12bit 的过采样数据.</div><div class="t m0 x3b h11 y2c ff2 fsb fc1 sc0 ls0 ws0">时钟数据恢复电路由弹性缓冲器和 DPLL 组成 ,过</div><div class="t m0 x3a h11 y2e ff2 fsb fc1 sc0 ls0 ws0">采样信号依次写入弹性缓冲器和DPLL 电路 ,CK_ph0</div><div class="t m0 x44 h9 y3f ff2 fs4 fc1 sc0 ls0 ws0">图 1 　DVI 数字视频信号接收器的系统框图</div><div class="t m0 x2c h3 y40 ff3 fs1 fc1 sc0 ls0 ws0">Fig. 1 　Block diagram of DVI receiver</div></div><div class="pi" data-data='{"ctm":[1.618887,0.000000,0.000000,1.618887,0.000000,0.000000]}'></div></div> </body> </html>