关于各种基本单元的verilog模块实验 .rar

  • wangkedelh
    了解作者
  • C/C++
    开发工具
  • 100KB
    文件大小
  • rar
    文件格式
  • 0
    收藏次数
  • 1 积分
    下载积分
  • 0
    下载次数
  • 2020-04-30 10:18
    上传日期
关于各种基本单元的verilog模块实验,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
关于各种基本单元的verilog模块实验 .rar
  • verilog_code_673
  • ssramcon_beh.v
    1.6KB
  • state_sim.v
    6.1KB
  • umultiply2_rtl.v
    1.8KB
  • opt.v
    1012B
  • umultiply_beh.v
    1.6KB
  • checksum.v
    1.8KB
  • hamdec.v
    2.8KB
  • template.v
    584B
  • shift_beh.v
    2.9KB
  • fullcase.v
    1.1KB
  • sfifo_sim.v
    6.7KB
  • cnt_sim.v
    7.1KB
  • mono2.v
    795B
  • onehot_rtl.v
    3.4KB
  • dual_sim.v
    3.2KB
  • mealy_rtl.v
    3.1KB
  • sramcon_rtl.v
    3.3KB
  • add_beh.v
    2.5KB
  • sm_rom.v
    5.2KB
  • moore_beh.v
    2.5KB
  • jk_sim.v
    3.9KB
  • pll_beh.v
    4.3KB
  • umultiply3_rtl.v
    2.6KB
  • dramcon_beh.v
    4.9KB
  • dramcon_rtl.v
    4.9KB
  • lfsr_rtl.v
    2.8KB
  • smultiply_sim.v
    4.7KB
  • ram.v
    1.4KB
  • add_sim.v
    6.5KB
  • norace.v
    391B
  • dual.v
    1.7KB
  • fullcase1.v
    1.2KB
  • jk_beh.v
    1.5KB
  • shift_rtl.v
    2.6KB
  • lfsr2_rtl.v
    3KB
  • afifo_sim.v
    6.2KB
  • cnt_rtl.v
    2.7KB
  • add_rtl.v
    4.6KB
  • check_sim.v
    5.5KB
  • smultiply_beh.v
    2.1KB
  • ham_sim.v
    3.6KB
  • smultiply3_rtl.v
    3KB
  • umultiply1_rtl.v
    1.7KB
  • fullcase2.v
    1.1KB
  • sramcon_sim.v
    8.8KB
  • sfifo_rtl.v
    4.6KB
  • sfifo_beh.v
    4.3KB
  • fpdramcon_rtl.v
    5.5KB
  • lfsr2_beh.v
    3.1KB
  • crc_rtl.v
    2.8KB
  • afifo_beh.v
    4KB
  • transcript
    448B
  • jk_rtl.v
    1.5KB
  • mono.v
    781B
  • pll_rtl.v
    2.9KB
  • ram_sim.v
    2.8KB
  • crc_sim.v
    4.2KB
  • par_sim.v
    3.5KB
  • smultiply1_rtl.v
    2.2KB
  • dramcon_sim.v
    9.5KB
  • moore2_rtl.v
    2.5KB
  • lfsr_sim.v
    2.8KB
  • um_rom.v
    5.2KB
  • lfsr_beh.v
    2.9KB
  • encr_sim.v
    3.4KB
  • encr_beh.v
    3.2KB
  • fpdramcon_beh.v
    5.5KB
  • ssramcon_rtl.v
    1.5KB
  • ssramcon_sim.v
    8.7KB
  • par.v
    1.8KB
  • umultiply_sim.v
    3.3KB
  • crc_beh.v
    3.1KB
  • shift_sim.v
    3.5KB
  • encr_rtl.v
    2.9KB
  • sramcon_beh.v
    3.1KB
  • cnt_beh.v
    2.3KB
  • hamgen.v
    1.3KB
  • pll_sim.v
    3.8KB
  • moore_rtl.v
    2.9KB
  • smultiply2_rtl.v
    1.8KB
  • mono_sim.v
    935B
  • afifo_rtl.v
    5KB
  • mealy_beh.v
    2.9KB
  • www.pudn.com.txt
    218B
评论
    相关推荐
    • System Verilog
      自己从网上搜集的System Verilog资料,中文版的,对学习SV的入门非常有帮助,有需要的赶快下吧!
    • VERILOG语法学习与使用
      VERILOG语法学习与使用的电子PDF,相比书籍,其重点明确内容清晰,可读性较强
    • Verilog 阻塞
      Verilog 阻塞Verilog 阻塞Verilog 阻塞Verilog 阻塞 Verilog 阻塞Verilog 阻塞Verilog 阻塞Verilog 阻塞
    • system_verilog学习文档
      A Practical Guide for SystemVerilog Assertions SystemVerilog_for_...基于System_Verilog语言验证方法学(中文) VMM_for_SystemVerilog中文版 SystemVerilog_For_Design systemverilog+assertions应用指南
    • Verilog HDL
      學習硬體語言Verilog的好教材 PDF檔
    • Verilog学习资料.rar
      一共两本资料,其一是Verilog HDL的中文学习资料,讲解的很全面,对初学者很有帮助,另外一本是Verilog很经典的英文资料( Springer. Verilog: Frequently Asked Questions),介绍了很多Verilog的使用技巧和实际...
    • CADENCE Verilog 学习教程
      CADENCE 的Verilog 学习教程,讲的还可以,PPT, 中文
    • 非常详细的Verilog学习资料
      北大微电子学系的于敦山的非常详细的Verilog学习资料,希望能帮到大家
    • Verilog 电子书
      Verilog 电子书,外国翻译过来的,比较好,不少学校选为教材。
    • System Verilog学习和实例
      自己搜集的System Verilog资料,包括讲义和两个具体实例,希望对正在学习SV的朋友有所帮助!