四位全加器的modelisim实现 .rar_modelisim quartus_MODELISIM

<html xmlns="http://www.w3.org/1999/xhtml"> <head> <meta charset="utf-8"> <meta name="generator" content="pdf2htmlEX"> <meta http-equiv="X-UA-Compatible" content="IE=edge,chrome=1"> <link rel="stylesheet" href="https://static.pudn.com/base/css/base.min.css"> <link rel="stylesheet" href="https://static.pudn.com/base/css/fancy.min.css"> <link rel="stylesheet" href="https://static.pudn.com/prod/directory_preview_static/626c43351e41a87e8ab6e262/raw.css"> <script src="https://static.pudn.com/base/js/compatibility.min.js"></script> <script src="https://static.pudn.com/base/js/pdf2htmlEX.min.js"></script> <script> try{ pdf2htmlEX.defaultViewer = new pdf2htmlEX.Viewer({}); }catch(e){} </script> <title></title> </head> <body> <div id="sidebar" style="display: none"> <div id="outline"> </div> </div> <div id="pf1" class="pf w0 h0" data-page-no="1"><div class="pc pc1 w0 h0"><img class="bi x0 y0 w1 h1" alt="" src="https://static.pudn.com/prod/directory_preview_static/626c43351e41a87e8ab6e262/bg1.jpg"><div class="c x0 y1 w2 h2"><div class="t m0 x1 h3 y2 ff1 fs0 fc0 sc0 ls0 ws0">四位二进制全加器的设计与 modelsim 实现</div><div class="t m0 x2 h3 y3 ff2 fs0 fc0 sc0 ls0 ws0">1. 设计思路</div><div class="t m0 x3 h3 y4 ff1 fs0 fc0 sc0 ls0 ws0">在这里我们利用层次化设计的概念，即从整个系统设计的顶层开始，将系统划分为若</div><div class="t m0 x2 h3 y5 ff1 fs0 fc0 sc0 ls0 ws0">干个子模块，然后再将每一个子模块又划分为若干的子模块，直到不能继续分解为止，也</div><div class="t m0 x2 h3 y6 ff1 fs0 fc0 sc0 ls0 ws0">即是自顶向下的设计方法。</div><div class="t m0 x3 h3 y7 ff1 fs0 fc0 sc0 ls0 ws0">四位二进制全加器可以看作由 4 个 1 位全加器级联而成，因而我们可以先设计 1 位全</div><div class="t m0 x2 h3 y8 ff1 fs0 fc0 sc0 ls0 ws0">加 器 。 如 图 1 所 示 ， 有 三 个 输 入 端 口 （ i_A ， i_B ， i_Cin ） 和 两 个 输 出 端 口</div><div class="t m0 x2 h3 y9 ff1 fs0 fc0 sc0 ls0 ws0">（o_S，o_Cout）。</div><div class="t m0 x2 h3 ya ff2 fs0 fc0 sc0 ls0 ws0">i_A，i_B，i_Cin 分别为输入的两位二进制数和进位输入，o_S，o_Cout 分别为输出的二进制</div><div class="t m0 x2 h3 yb ff1 fs0 fc0 sc0 ls0 ws0">数和进位输出。</div><div class="t m0 x4 h4 yc ff1 fs1 fc0 sc0 ls0 ws0">图 1 一位全加器示意图</div><div class="t m0 x3 h3 yd ff1 fs0 fc0 sc0 ls0 ws0">那 么 我 们 将 四 个 一 位 全 加 器 级 联 ， 如 图 2 所 示 。</div><div class="t m0 x2 h3 ye ff2 fs0 fc0 sc0 ls0 ws0">u_fadder_1_1，u_fadder_1_2，u_fadder_1_3，u_fadder_1_4 为四个全加器实例化后的实例</div><div class="t m0 x2 h3 yf ff1 fs0 fc0 sc0 ls0 ws0">名。实例化类似 C 语言中函数调用的概念，当定义好一个模块 module 后，我们调用它时，</div><div class="t m0 x2 h3 y10 ff4 fs0 fc0 sc0 ls0 ws0">verilog 会创建一个唯一的实例，即它有自己的实例名，参数，端口连接关系等 。这是与 C</div><div class="t m0 x2 h3 y11 ff1 fs0 fc0 sc0 ls0 ws0">语言所不同的地方，C 语言只是参数不同，但是函数名不变。其他端口不再赘述。</div><div class="t m0 x5 h5 y12 ff5 fs2 fc0 sc0 ls0 ws0">i_B</div><div class="t m0 x6 h6 y13 ff6 fs3 fc0 sc0 ls0 ws0">full adder </div><div class="t m0 x7 h6 y14 ff6 fs3 fc0 sc0 ls0 ws0">_1</div><div class="t m0 x5 h5 y15 ff5 fs2 fc0 sc0 ls0 ws0">i_A</div><div class="t m0 x8 h7 y16 ff5 fs4 fc0 sc0 ls0 ws0">o_S</div><div class="t m0 x9 h7 y17 ff5 fs4 fc0 sc0 ls0 ws0">i_Ci</div><div class="t m0 x9 h7 y18 ff5 fs4 fc0 sc0 ls0 ws0">n</div><div class="t m0 xa h7 y19 ff5 fs4 fc0 sc0 ls0 ws0">o_Co</div><div class="t m0 xa h7 y1a ff5 fs4 fc0 sc0 ls0 ws0">ut</div></div><a class="l" rel='nofollow' onclick='return false;'><div class="d m1"></div></a><a class="l" rel='nofollow' onclick='return false;'><div class="d m1"></div></a></div><div class="pi" data-data='{"ctm":[1.611850,0.000000,0.000000,1.611850,0.000000,0.000000]}'></div></div> </body> </html>