ksdm1.zip
- 凝眸温了解作者
- Verilog开发工具
- 7KB文件大小
- zip文件格式
- 0收藏次数
- 1 积分下载积分
- 0下载次数
- 2020-06-05 21:40上传日期
通过if-Id-regfile和ex-men模块，设计了32条基本指令，包括I、R、J类指令
ksdm1.zip
ksdm1- ID.v18.2KB
- DEF.v1.9KB
- DataMem.v522B
- MIPS.v2.7KB
- SoC.v859B
- MEM.v1.7KB
- EX.v5.2KB
- HiLo.v587B
- ROM.v3.6KB
- soc_tb.v321B
- REGFILE.v970B
- IF.v487B
评论
相关推荐
- MIPS-Verilog-master.zipMIPS R3000 microprocessor core
- MIPS_LANG.zipverilog实现misp架构，并且支持modelsim仿真
- Pipelined-MIPS-Processor-new.rarPipelined-MIPS-Processor,verilog实现流水线MIPS CPU
- 五级流水线MIPS微处理器部分指令实现（Verilog）Verilog实现MIPS处理器部分指令，不乏存在错误，还请指出。
- 一个简单的MIPS CPU的实现基于MIPS32指令集，设计和开发一个运算器，能够完成MIPS指令集的基本算术和逻辑指令的运算
- mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明
- Verilog实现MIPS流水线模拟计算机组成原理实验作业，利用modelsim实现CPU流水线工作流程的模拟工作，能够支持加载指令、分支指令、跳转指令的冒险处理，希望给初学者带来一定的帮助。
- MIPS五级流水线_实验代码.zip1)用硬件描述语言（Verilog）设计MIPS流水线CPU，支持如下指令集： {add,addi,addiu,addu,and,andi,beq,bne,divu,j,jal,jr,lb,lbu ,lhu,lui, lw,multu,mfhi,mflo,or,ori,slt,slti,sltu,sll,sra,srl,sb,sh,sw,sub,...
- 单周期CPU源代码及实验报告.zip• 用硬件描述语言（Verilog）设计MIPS CPU，支持如下指令集 • ISA1 = {ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/ SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LH U/LW/SB/...
- 五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）