• PUDN用户
    了解作者
  • VHDL
    开发工具
  • 1KB
    文件大小
  • rar
    文件格式
  • 0
    收藏次数
  • 1 积分
    下载积分
  • 26
    下载次数
  • 2009-11-24 12:06
    上传日期
用VHDL语言编写的60进制计数器,初学者使用
cout60.rar
  • cout60.vhdl
    996B
评论
    相关推荐
    • 16进制计数器.zip
      十六进制计数器 包含vhd vwf文件 可用作流水灯进行课程设计
    • 使用 T 触发器的二进制计数器:二进制计数器-matlab开发
      它是一个使用 T 触发器的二进制计数器。 添加掩码以使电路清晰。 T 触发器是使用 Xor 和 D 触发器制作的,因为 T 触发器在 Simulink 中不可用。
    • VHDL 两个4位二进制计数器构成一个六十进制计数器
      VHDL 两个4位二进制计数器构成一个六十进制计数器,使用VHDL语言
    • 进制计数器VHDL
      通过VHDL,实现10位带使能计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT(CLK_IN: IN STD_LOGIC; COUT228 : OUT STD_LOGIC); --计数进位输出 END ...
    • FPGA 10进制计数器
      FPGA 10进制计数器 VHDL语言 FPGA 10进制计数器 VHDL语言
    • 24进制计数器
      这是基于VHDL语言设计的24进制计数器,通过对输入脉冲实现计数。
    • 基于FPGA的60进制计数器.zip
      基于FPGA的60进制计数器 实现功能: 基于FPGA的60进制计数器实验 部分代码: Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_ARITH.all; --//=================...
    • 10进制计数器.zip
      一个4位宽的十进制计数器,用verilog语言实现
    • 16进制计数器.rar
      用EDA语言实现16进制计数器,代码及其仿真结果,并能在实际器件中完成数码管的16进制计数器功能的实现
    • 24进制计数器.zip
      本程序能将输入的时钟信号进行周期计数,每次接收到CLK的上升沿时计数器值加一(以二进制形式储存)