dofile.rar - 本示例将要学习如何使用批处理方式进行一个仿真，如何执行一个宏（do）文件，如何查看一个保存过的仿真等操作.,2008-05-19 22:10:21,下载5次
LVDS.rar - 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.,2008-05-19 22:08:01,下载172次
ModularDesign.rar - 一个简单的Modular Design设计,源代码，分别用Verilog和VHDL两种语言描述，本设计顶层模块由3个子模块组成.,2008-05-19 22:05:41,下载4次
stopwatch_tb.vhd.rar - 用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。,2008-05-19 22:03:30,下载7次
SIMTUT_TB.VHD.rar - 用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.,2008-05-19 22:00:01,下载13次
jpegmain.rar - JPEG压缩技术十分先进，它用有损压缩方式去除冗余的图像数据，在获得极高的压缩率的同时能展现十分丰富生动的图像，换句话说，就是可以用最少的磁盘空间得到较好的图像品质。而且 JPEG是一种很灵活的格式，具有调节图像质量的功能，允许用不同的压缩比例对文件进行压缩，支持多种压缩级别,2008-05-19 17:22:57,下载6次