seg_test.rar - 基于VHDL的序列检测器设计,2008-12-15 00:51:48,下载17次
clock.rar - 基于VHDL的电子时钟设计,2008-12-15 00:50:45,下载26次
ADC0809.rar - 用CPLD/FPGA驱动ADC0809芯片的VHDL源程序,2008-12-15 00:50:01,下载66次
multi.rar - 基于CPLD/FPGA的十六位乘法器的VHDL实现,2008-12-15 00:47:29,下载49次
Altera_timing.rar - 关于altera公司产品的一些常见时序特征及问题（英文版电子书PDF格式）,2008-12-15 00:43:56,下载9次