FPGA-FILTERSs.zip - 采用FPGA，用DSP算法实现数字滤波器，英文资料,2011-05-10 16:42:08,下载6次
Verilog-state-machine.zip - 状态机采用 VerilogHDL 语言编码，建议分为三个 always 段，本文档就是详述其原因,2011-05-10 16:36:52,下载4次
SRAM.zip - Verilog 语言描述，SRAM的实验操作，Quartus中编译通过,2011-05-10 16:20:48,下载50次
UART_FIFO.zip - Verilog 语言描述，基于FIFO设计的UART。Quartus 10中编译通过,2011-05-10 16:15:53,下载63次
VGA_char.zip - Verilog语言描述的VGA显示实验，主要目的是在屏幕上显示不同的字符，Quartus 10 中编译通过。,2011-05-10 16:10:23,下载9次
VGA_265.zip - Verilog语言描述的VGA显示实验，主要目的是在显示屏上显示256色，对初学者有用,2011-05-10 16:07:34,下载8次