UART.rar - 自己实用Verilog编写的UART程序，1位开始位，8位数据位，1位停止位，本测试程序配置完管脚后，实用串口大师发送数据，则返回数据为发送数据+1,2009-03-08 17:10:13,下载65次
uart8.zip - 使用Libero提供的异步通信IP核实现UART通信，并附带仿真程序。UART设置为1位开始位，8位数据位，1位停止位，无校验。且UART发送自带2级FIFO缓冲，占用FPGA面积很小。,2009-03-08 17:06:20,下载141次
FPGA_FIFO.rar - 使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，
FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。,2009-03-08 17:01:11,下载131次
FREQSYN.rar - 使用Verilog语言编写的使用SPI总线设置频率LM2346,可通过设置其R寄存器对其输出频率进行设置（需相应的射频电路相配合）。,2009-03-08 16:56:15,下载6次
AIC.rar - 使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz
1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz
2、AIC处于主控模式
3、input bit length 16bit output bit length 16bit MSB first
4、帧同步在96KHz,2009-03-08 16:50:58,下载117次
CRC_bit_arithmetic.rar - CRC采用比特型算法，生成多项式为CCITT 0x1021，无需查表，节省内存空间。,2009-03-08 16:08:10,下载22次
crc_VB.rar - 本代码为在VB6.0环境下所写的CRC_16字节型算法，可用于上位机与下位机串口通信使用。,2009-03-08 13:20:05,下载15次