51_eth_tx_rx.zip - 51单片机与以太网控制器的设计，实现数据于主机和PHY的封包解包与传输,2013-01-09 11:29:35,下载13次
DDRSDRAM.zip - 基于VHDL的DDR SDRAM控制器的设计，实现数据的读写功能，迸发长度分为2，4，8,2013-01-09 11:26:09,下载6次
CRC_for_8023.zip - 基于802.3以太网协议的CRC校验程序，使用VHDL语言，4位数据并行执行,2013-01-09 11:20:41,下载11次
ram_control_17_xian.zip - 基于VHDL的ram控制器，8根输入，8根输出，1根读写控制线。实现ram的读写控制,2013-01-09 11:16:17,下载6次
bl-8-gai-add24.zip - 迸发长度为8的DDR控制器，实现数据的读写，使用赛灵思的V2板子就行验证,2013-01-09 11:10:38,下载6次