Numerical_-Methods_-in_-Engineering.rar - 工程中的数值算法-使用Matlab,包括曲线拟合，积分，差分，线性方程组，边界问题，矩阵等matlab方法，供参考,2012-07-06 18:21:26,下载9次
SS-DBBSP-VLSI-implementation.rar - 本书介绍了部分关键算法的VLSI有效实现结构。全书共8章,包括伪噪声序列基本理论、数字锁相环的基本原理、数字下变频器的算法设计、直接数字频率合成器的基本理论和基于有限域的数字压控振荡器、数字抑制载波跟踪环的算法设计、伪噪声序列的快速捕获算法、数字延迟跟踪环的算法设计,以及它们的VLSI结构等内容.,2012-07-04 15:11:26,下载23次
Numberical-Controlled-Oscillator.zip - 数控振荡器的设计，实验中用到的所有完整的工程文件在test8文件夹下。完整的工程文件包含：
accumulator_precision.mdl
frequency_resolution.mdl
generating_a_ramp.mdl
lutdepth_cost_a.mdl
lutdepth_cost_b.mdl
lutdepth_cost_c.mdl
sine_wave.mdl
sine_wave_iir.mdl
sine_wave_iir_8bit.mdl
sine_wave_iir_12bit.mdl,2012-05-12 09:50:37,下载13次
Digital-transfer-DDC-and-DUC.zip - 数字变频器的设计，实验中用到的所有完整的工程文件: （1）数字上变频的设计，完整的工程文件包含：
rrc_cic_impulse.mdl
rrc_cic_data.mdl
qpsk_modulate.mdl
（2）数字下变频的设计，完整的工程文件包含：
received_if.mdl
demod.mdl
halfband.mdl,2012-05-11 12:07:42,下载177次
Digital-Transceiver-design.zip - 数字通信信号处理，实验中用到的所有完整的工程文件: （1）发射机的设计，完整的工程文件为qpsk_transmitter.mdl；
（2）脉冲形成和匹配滤波器的设计，完整的工程文件包含:
rrc_v_rect_bw.mdl
rrc_bw.mdl
（3）接收机的设计，完整的工程文件包含：
qpsk_system.mdl
qpsk_noise.mdl,2012-05-11 12:03:32,下载13次
CIC-filter-design.zip - CIC滤波器的设计，实验中用到的所有完整的工程文件在test5文件夹下。
（1）一级CIC滤波器的设计，完整的工程文件包含：
cic_only.mdl
ma_only_standard.mdl
（2）多级CIC滤波器的设计，完整的工程文件包含：
cic_5th_order_pipe1.mdl
cic_5th_order_pipe2.mdl
fixed_point_cic.mdl
（3）CIC插值和抽取滤波器的设计，完整的工程文件包含：
cic_interpolator.mdl
cic_decimator.mdl
cic_bitwidths.mdl
（4）实验分析中的完整工程文件包含：
cic_3rd_order.mdl
cic_upsampler.mdl,2012-05-11 11:58:49,下载63次
Based-on-DSP48X-FIR-Design.zip - 基于DSP48X的FIR的设计，实验中用到的所有完整的工程文件在文件夹下:
（1）非对称滤波器的设计，完整的工程文件包含： asymmetric_8weight.mdl
（2）对称滤波器的设计，完整的工程文件包含： even_symmetric_8.mdl odd_symmetric_9.mdl
（3）多路复用滤波器的设计，完整的工程文件包含： mux_2channels.mdl mux_3channels.mdl mux_2channels_pipelined.mdl,2012-05-11 11:40:52,下载7次
System-Generator-fir1.zip - System Generator软件工具的使用，完整的设计工程文件在文件:fir1.mdl,2012-05-11 11:36:48,下载23次
Design-exercise-M_sequence.zip - 通信系统电路设计练习：
M序列编码/解码器的设计
作业的背景及训练目的
为了给通信专业的同学们提供一个设计实践的机会，在最短的时间段内掌握数字设计的动手能力，提高Verilog语言的使用能力，所以专门设计了这样一个难度适中的数字通信系统设计练习。本练习是根据工程实际问题提出的，但为了便于同学理解，对设计需求指标做了许多简化。希望同学们在设计范例和老师的指导下，一步一步地达到设计目标。期望同学们能在两至三周内，参考设计范例，独立完成自己的设计任务，在这一过程中学习用Verilog编写RTL代码和仿真验证用测试代码技术，以及用综合器进行综合的技术、并熟练掌握较复杂数字系统的多层次的仿真验证的方法，以逐步提高同学在设计工作中的自信心。,2012-05-11 11:28:04,下载2次