上传列表：

VHDL_clock.rar - VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；-,2010-06-22 14:59:54,下载48次

近期下载：

收藏：