7segment-display-VHDL.zip - 使用的NEXYS2原型设计电路板的7段编码器模拟,2013-04-07 23:29:54,下载4次
VHDLproject-by-Qian-Yu.zip - 创建一个实时的视频处理器采用了FPGA技术的系统设计与VHDL。在这个项目中，我们实现滑动窗口滤波器，Sobel算子，一系列传感器和数字显示器VGA模块。,2013-04-07 23:19:36,下载30次
CHENLI_VHDL_FINAL.zip - 四个按钮代表加法，减法，乘法和输入。也有8个二进制开关，用于输入两个操作数为每个计算。四位十六进制显示所选择的操作数和计算结果。,2013-04-07 23:01:24,下载4次
tianxiang-Qu.rar - 该实验室的目标是实现一个排序算法排序CD专辑数组中的对象。您将创建一个结构化的方法来划分的程序和算法的逻辑结构的应用程序。,2013-04-07 22:53:23,下载1次
main.zip - 应通过内联汇编写一个扩展汇编代码与“汇编”的关键字，旋转闪烁的LED XMEGA Xplained主板。
二。写汇编代码上述类似的方式在“任务的”控制的旋转方向与输入触摸按钮。
在这两个部分的任务，端口应高效地地访问,2013-04-07 22:45:13,下载7次