朱al

积分:404
上传文件:5
下载次数:6
注册日期:2018-03-09 18:45:06

上传列表
代码工程文件.rar - 电路使用15个发光二极管表示拔河的“电子绳”,开机后只有中间一个二级管亮,此点为拔河的中心点。 (2)游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 (3)亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 (4)由裁判下达比赛开始命令后(即总的使能端控制),甲乙双方才能输入信号,否则,输入信号无效。 (5)用数码管显示获胜者的盘数,每次比赛结束自动给获胜方加分。 (6)比赛结束时,播放音乐,存储两首以上的音乐,滚动播放,或者根据不同获胜方播放不同音乐,2018-04-10 12:49:47,下载1次
20141120551.rar - 设计一个自动饮料贩售机,设饮料售价3.5元,可使用5角和一元硬币,有 找零功能,当投币值大于或等于3.5元时,取饮料信号DRINK输出1个时钟周 期的高电平,同时判断是否需要找零,若有,则信号CHANGE输出1个时钟周 期的高电平,2018-04-10 12:46:36,下载1次
FIFO.rar - üRST_B为系统非同步复位,低电平有效 ü除RST_B外,所有输入信号同步于时钟SYSCLK的上升沿 ü FIFO满时, FULL为高电平1,对FIFO的写操作无效; üFIFO空时, EMPTY为高电平1,对FIFO的读操作无效,2018-04-10 12:42:28,下载0次
apb.rar - 当定时器控制寄存器EX_CON的CNT_START信号为1时,32位定时器开始计数 ü 当计数值等于定时时间配置寄存器EX_TO,定时器变为0,此时定时器控制寄存 器EX_CON的INT_EN为1,OVFL_CLS信号为0时,定时器中断信号INT_B变为低 电平 ü 当定时器控制寄存器EX_CON的OVFL_CLS信号为1时,NT_B变为高电平,2018-04-10 12:40:35,下载1次
asic.rar - cordic算法的Verilog实现已仿真成功,2018-04-10 12:23:17,下载5次

近期下载

收藏