上传列表：

mybch1.zip - 实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。,2020-11-08 11:14:40,下载4次
seg7.rar - 七段数码管显示驱动的设计，实现点亮开发板上的数码管,2018-04-09 22:02:45,下载1次

近期下载：

谭浩强c语言word版.rar - 谭浩强c语言word版。很经典的，对初学C语言的人有帮助。
Verilog_code_for_AWGN.rar - verilog实现awgn信道噪声的代码，支持可变的信噪比。利用移位寄存器来实现伪随机序列。
AWGN_VerilogDesign-master.zip - 加性高斯白噪声生成的VERILOG实现，包含所有的testbench文件。可直接使用
bch_dec_enc_dcd.zip - 关于BCH的编码器和译码器，可实现16位，32位，64位，128位的编码和译码纠错，2位纠错，Verilog实现
BCHdecode.rar - BCH(63,56) decode,verilog
(15-7-2)BCH.zip - Verilog HDL 语言编写的（15，7,2）BCH编码和译码功能
decoder.rar - 用verilog编写的bch译码器，包括测试文件，随机加载了比特流，进行了测试。
BCH.zip - BCH解码与编码的verilog语言实现

收藏：